硅通孔结构制造技术

一种硅通孔结构，包括：衬底；位于所述衬底内的通孔；位于所述衬底内的缓冲开口，所述缓冲开口位于所述通孔顶部，所述缓冲开口的侧壁相对于衬底表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺寸；位于所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面的第一绝缘层；位于所述第一绝缘层表面的导电层。所述硅通孔结构的性能改善、可靠性增强。

【技术实现步骤摘要】

本技术涉及半导体制造
，尤其涉及一种硅通孔结构。
技术介绍
随着半导体制造技术的不断发展，半导体器件的特征尺寸不断减小，而芯片的集成度越来越高。然而，目前的二维封装结构已难以满足日益增长的芯片集成度需求，因此三维封装技术成为跨越芯片集成瓶颈的关键技术。基于硅通孔(Through Silicon Via，TSV)的三维堆叠技术是现有的三维封装技术中的一种，所述基于硅通孔的三维堆叠技术是提高芯片集成度的主要方法之一。所述基于硅通孔的三维堆叠技术具有以下优点：高密度集成；大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片技术中的信号延迟等问题；可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起，以实现封装芯片的多功能。现有的硅通孔结构的形成过程如图1至图3所示。请参考图1，提供衬底100，所述衬底100具有相对的第一表面110和第二表面120；在所述衬底100内形成通孔103，所述通孔103顶部位于所述衬底100的第一表面110。请参考图2，在所述衬底100的第一表面110、以及通孔103(如图1所示)的侧壁和底部表面形成绝缘膜104；在所述绝缘膜104表面形成导电膜105。请参考图3，对所述导电膜105和绝缘膜104进行化学机械抛光，直至暴露出所述衬底100的第一表面110为止，在所述衬底100内形成导电结构105a。之后，能够对所述衬底100的第二表面120进行减薄，直到暴露出导电插塞104为止，使所述导电插塞104贯穿所述衬底100。通过所述导电插塞能够使不同衬底表面的半导体器件之间实现电学连接，以实现芯片的集成。然而，现有的硅通孔结构可靠性较差、电性能不稳定。
技术实现思路
本技术解决的问题是提供一种硅通孔结构，所述硅通孔结构的性能改善、可靠性增强。为解决上述问题，本技术提供一种技术硅通孔结构，包括：衬底；位于所述衬底内的通孔；位于所述衬底内的缓冲开口，所述缓冲开口位于所述通孔顶部，所述缓冲开口的侧壁相对于衬底表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺寸；位于所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面的第一绝缘层；位于所述第一绝缘层表面的导电层。可选的，所述衬底具有相对的第一表面和第二表面，所述缓冲开口的顶部位于所述衬底的第一表面。可选的，所述衬底的第二表面暴露出所述导电层表面。可选的，所述衬底包括半导体基底。可选的，所述衬底还包括：位于半导体基底包括的器件层，所述衬底的第二表面为器件层表面，所述器件层内包括器件结构、导电结构、以及包围所述器件结构和导电结构的介质层。可选的，所述缓冲开口的侧壁相对于衬底表面倾斜的角度为30°～70°；所述缓冲开口的深度为5微米～50微米。可选的，所述导电层填充或未填充满所述缓冲开口和通孔，所述导电层表面还具有防焊层。与现有技术相比，本技术的技术方案具有以下优点：本技术的结构中，所述衬底内具有通孔和缓冲开口，所述缓冲开口位于所述通孔顶部，且所述缓冲开口的侧壁相对于衬底表面倾斜，所述缓冲开口的顶部尺寸大于底部尺寸。所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面具有第一绝缘层以及导电层，由于所述衬底表面到所述通孔侧壁之间具有所述缓冲开口的侧壁进行过度，而所述缓冲开口的侧壁相对于所述衬底表面倾斜，因此，所述缓冲开口侧壁表面使应力被分散，从而避免了应力在衬底表面和通孔侧壁之间发生累积，继而避免所述第一绝缘层因受到过大应力而断裂，使得所述导电层与衬底之间的电隔离效果稳定。所述硅通孔结构的性能稳定、可靠性提高。附图说明图1至图3是现有的硅通孔结构的形成过程的剖面结构示意图；图4至图11是本技术实施例的硅通孔结构的形成过程的剖面结示意图。具体实施方式如
技术介绍
所述，现有的硅通孔结构可靠性较差、电性能不稳定。经过研究发现，请继续参考图2，所述绝缘膜104和导电膜105形成于所述衬底100的第一表面110、以及通孔103(请参考图1)的侧壁和底部表面。由于所形成的通孔103侧壁垂直于所述衬底100的第一表面110，即所述通孔103的侧壁与衬底100第一表面110能够构成所述通孔103顶部的顶角，且所述顶角呈直角，而在工艺制程中的应力容易在所述通孔的103顶角处发生累积。而所述绝缘膜104和导电膜105覆盖于所述顶角的表面，因此，所述位于通孔103顶部的顶角表面的绝缘膜104容易受到应力影响而发生断裂(crack)，继而容易导致后续形成于所述绝缘膜104表面的导电膜105直接与衬底100相接触，使所形成的导电膜105与衬底100之间发生短路，即所形成的导电结构105a容易与衬底100之间发生短路。为了解决上述问题，本技术提出一种硅通孔结构。其中，所述衬底内具有通孔和缓冲开口，所述缓冲开口位于所述通孔顶部，且所述缓冲开口的侧壁相对于衬底表面倾斜，所述缓冲开口的顶部尺寸大于底部尺寸。所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面具有第一绝缘层以及导电层，由于所述衬底表面到所述通孔侧壁之间具有所述缓冲开口的侧壁进行过度，而所述缓冲开口的侧壁相对于所述衬底表面倾斜，因此，所述缓冲开口侧壁表面使应力被分散，从而避免了应力在衬底表面和通孔侧壁之间发生累积，继而避免所述第一绝缘层因受到过大应力而断裂，使得所述导电层与衬底之间的电隔离效果稳定。所述硅通孔结构的性能稳定、可靠性提高。为使本技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本技术的具体实施例做详细的说明。图4至图11是本技术实施例的硅通孔结构的形成过程的剖面结构示意图。请参考图4，提供衬底200。所述衬底200具有相对的第一表面210和第二表面220，后续所形成的用于形成导电层的开口顶部位于所述衬底200的第一表面210。所述衬底200包括半导体基底。在本实施例中，所述衬底200还包括位于半导体基底包括的器件层，所述器件层的表面为衬底200的第二表面220；所述器件层内包括器件结构、导电结构、以及包围所述器件结构和导电结构的介质层。在其它实施例中，所述衬底200还能够仅为所述半导体基底。所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。所述器件结构包括晶体管的栅极结构、熔丝结构、电阻结构、本文档来自技高网...

【技术保护点】
一种硅通孔结构，其特征在于，包括：衬底；位于所述衬底内的通孔；位于所述衬底内的缓冲开口，所述缓冲开口位于所述通孔顶部，所述缓冲开口的侧壁相对于衬底表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺寸；位于所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面的第一绝缘层；位于所述第一绝缘层表面的导电层。

【技术特征摘要】
1.一种硅通孔结构，其特征在于，包括：
衬底；
位于所述衬底内的通孔；
位于所述衬底内的缓冲开口，所述缓冲开口位于所述通孔顶部，所述缓
冲开口的侧壁相对于衬底表面倾斜，且所述缓冲开口的顶部尺寸大于底部尺
寸；
位于所述缓冲开口侧壁表面、以及所述通孔的侧壁和底部表面的第一绝
缘层；
位于所述第一绝缘层表面的导电层。
2.如权利要求1所述的硅通孔结构，其特征在于，所述衬底具有相对的第一
表面和第二表面，所述缓冲开口的顶部位于所述衬底的第一表面。
3.如权利要求2所述的硅通孔结构，其特征在于，所述衬底的第二表面暴露
出所述导电层表面。<...

【专利技术属性】
技术研发人员：王之奇，喻琼，杨莹，王蔚，
申请(专利权)人：苏州晶方半导体科技股份有限公司，
类型：新型
国别省市：江苏;32