一种多处理器的同步调试支持电路制造技术

本发明专利技术提出一种多处理器的同步调试支持电路，包括驻留在开发环境内的同步调试支持电路、驻留在目标机内的同步调试支持电路，所述驻留在开发环境内的同步调试支持电路以及驻留在目标机内的同步调试支持电路相互通信；本发明专利技术的多处理器的同步调试支持电路，配合操作系统以及开发环境使得系统综合调试人员可以在同一时刻实时观察系统中所有目标机的运行状态，满足系统综合开发人员对同步开发调试的需求。

【技术实现步骤摘要】
【专利摘要】本专利技术提出一种多处理器的同步调试支持电路，包括驻留在开发环境内的同步调试支持电路、驻留在目标机内的同步调试支持电路，所述驻留在开发环境内的同步调试支持电路以及驻留在目标机内的同步调试支持电路相互通信；本专利技术的多处理器的同步调试支持电路，配合操作系统以及开发环境使得系统综合调试人员可以在同一时刻实时观察系统中所有目标机的运行状态，满足系统综合开发人员对同步开发调试的需求。【专利说明】一种多处理器的同步调试支持电路
本专利技术属于飞行器管理系统设计技术，尤其是一种多处理器的同步调试支持电 路。
技术介绍
目前国外新一代飞机的设计中，采用综合化飞行器管理计算机系统综合管理包括 飞行控制、发动机控制、机电公共设备管理等飞机平台的功能。典型的飞行器管理计算机系 统逻辑结构如图1所示。典型的系统开发调试模型如图2所示。其中目标机个数和处理器 个数均可以配置。 对于系统综合人员来说，常规的综合调试技术所存在的主要问题是，多个并行工 作的独立目标机运行着系统级容错的软件，调试过程中无法同时启动和停止系统应用软 件。在开发过程中如果要停止所有目标机的应用，开发人员只能顺序地逐个进行，这就引发 了调用延迟问题。调试延迟会导致很难找到发生问题的确切位置，特别是当运行在不同目 标机之中的应用存在相互依赖性的时候，这个问题就更为突出。
技术实现思路
为了解决
技术介绍
中所存在的技术问题，本专利技术提出一种多处理器的同步调试支 持电路，配合操作系统以及开发环境使得系统综合调试人员可以在同一时刻实时观察系统 中所有目标机的运行状态，满足系统综合开发人员对同步开发调试的需求。 本专利技术的技术解决方案是：一种多处理器的同步调试支持电路，其特征在于：包 括驻留在开发环境内的同步调试支持电路、驻留在目标机内的同步调试支持电路，所述驻 留在开发环境内的同步调试支持电路以及驻留在目标机内的同步调试支持电路相互通信； 所述驻留在开发环境内的同步调试支持电路主要包括： GSE输出：地面调试使能信号，"地/开"信号，接地表示地面调试使能，断开表示地 面调试禁止； DIF_RESET输出：目标机复位信号，差分信号，断开或高信号表不不复位，低信号 表示复位； DIF_ATT输出：目标机运行停止/重启信号，差分信号，断开或高信号表示目标处 理器运行不受影响，低信号表示目标处理器运行停止/重启； SBO_IN(3)输入：目标机发起的要求其它目标机运行停止输入信号，断开或高信 号表示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止； SBO_OUT(3)输出：目标机发起的要求其它目标机运行停止输出信号，断开或高信 号表示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止； 调试通讯接口 ：开发环境与目标机的通讯总线，可以是RS232、RS422、以太网、或 者其它通用通讯接口； 所述驻留在目标机内的同步调试支持电路包括多个目标机，目标机包括双处理模 块，双处理模块包括两个目标处理器，两个目标处理器均与驻留在开发环境内的同步调试 支持电路通信，所述处理器包括复位逻辑、GSE输出、DIF_RESET输出、DIF_ATT1、DIF_ATT2、 SBO_OUT输出。 上述驻留在目标机内的同步调试支持电路中GSE接地时，所有的同步调试信号有 效；DIF_RESET输出低，对所有目标机复位；DIF_ATT1和DIF_ATT2同时输出低，所有目标机 进入SMI中断，进入人机交互检查状态。 上述目标处理器分为两组，在运行的状态下，DIF_ATT1或DIF_ATT2输出低，同时 停止同一组处理器的运行，对应的目标机进入SMI中断，进入人机交互检查状态； 上述目标机运行状态下，第一处理器运行到断点，进入中断服务程序，将SBO_OUT 输出低，进入人机交互检查状态，其它处理器通过SBO_IN进入SMI中断，进入人机交互检查 状态。 本专利技术设计一种多处理器同步调试支持电路，通过开发环境和多余度目标机之间 的互连，支持系统综合调试人员在同一时刻实时观察系统中所有目标机的运行状态。同步 调试支持电路包括驻留在开发环境内的同步调试支持电路以及驻留在目标机内的同步调 试支持电路。 本专利技术从VMC的角度出发，给出了面向高可靠容错计算机系统的同步开发调试接 口的硬件设计方法，这些方法并不局限于在VMC中使用，可以被其他具有多余度同步运行 需求的高可靠嵌入式控制系统所采用。 【专利附图】【附图说明】 图1是现有技术飞行器管理计算机逻辑结构示意图； 图2是现有技术的系统开发调试结构示意图； 图3是本专利技术同步调试外部硬件接口互连示意图； 图4是本专利技术驻留在开发环境内的同步调试支持电路示意图； 图5是本专利技术驻留在目标机内的同步调试支持电路示意图。 【具体实施方式】 本专利技术多处理器的同步调试支持电路开发环境与目标机之间的同步调试外部硬 件接口信号包括GSE、DIF_RESET、DIF_ATT1、DIF_ATT2、SBO_IN_VMCA、SBO_OUT_VMCA、SBO_ IN_VMCB、SBO_OUT_VMCB、SBO_IN_VMCC、SBO_OUT_VMCC、调试通讯接口。其互联关系见表I。 互连关系如图3所示。 表1典型开发环境与目标机之间的互联关系 【权利要求】1. 一种多处理器的同步调试支持电路，其特征在于：包括驻留在开发环境内的同步调 试支持电路、驻留在目标机内的同步调试支持电路，所述驻留在开发环境内的同步调试支 持电路以及驻留在目标机内的同步调试支持电路相互通信；所述驻留在开发环境内的同步 调试支持电路主要包括： GSE输出：地面调试使能信号，"地/开"信号，接地表示地面调试使能，断开表示地面调 试禁止； DIF_RESET输出：目标机复位信号，差分信号，断开或高信号表不不复位，低信号表不 复位； DIF_ATT输出：目标机运行停止/重启信号，差分信号，断开或高信号表示目标处理器 运行不受影响，低信号表示目标处理器运行停止/重启； SB0_IN(3)输入：目标机发起的要求其它目标机运行停止输入信号，断开或高信号表 示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止； SB0_0UT(3)输出：目标机发起的要求其它目标机运行停止输出信号，断开或高信号表 示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止； 调试通讯接口 ：开发环境与目标机的通讯总线，可以是RS232、RS422、以太网、或者其 它通用通讯接口； 所述驻留在目标机内的同步调试支持电路包括多个目标机，目标机包括双处理模块， 双处理模块包括两个目标处理器，两个目标处理器均与驻留在开发环境内的同步调试支持 电路通信，所述处理器包括复位逻辑、GSE输出、DIF_RESET输出、DIF_AIT1、DIF_AIT2、SBO_ OUT输出。2. 根据权利要求1所述的多处理器的同步调试支持电路，其特征在于：所述驻留在目 标机内的同步调试支持电路中GSE接地时，所有的同步调试信号有效；DIF_RESET输出低， 对所有目标机复位；DIF_ATT1和DIF_A本文档来自技高网...

【技术保护点】
一种多处理器的同步调试支持电路，其特征在于：包括驻留在开发环境内的同步调试支持电路、驻留在目标机内的同步调试支持电路，所述驻留在开发环境内的同步调试支持电路以及驻留在目标机内的同步调试支持电路相互通信；所述驻留在开发环境内的同步调试支持电路主要包括：GSE输出：地面调试使能信号，“地/开”信号，接地表示地面调试使能，断开表示地面调试禁止；DIF_RESET输出：目标机复位信号，差分信号，断开或高信号表示不复位，低信号表示复位；DIF_ATT输出：目标机运行停止/重启信号，差分信号，断开或高信号表示目标处理器运行不受影响，低信号表示目标处理器运行停止/重启；SBO_IN(3)输入：目标机发起的要求其它目标机运行停止输入信号，断开或高信号表示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止；SBO_OUT(3)输出：目标机发起的要求其它目标机运行停止输出信号，断开或高信号表示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止；调试通讯接口：开发环境与目标机的通讯总线，可以是RS232、RS422、以太网、或者其它通用通讯接口；所述驻留在目标机内的同步调试支持电路包括多个目标机，目标机包括双处理模块，双处理模块包括两个目标处理器，两个目标处理器均与驻留在开发环境内的同步调试支持电路通信，所述处理器包括复位逻辑、GSE输出、DIF_RESET输出、DIF_ATT1、DIF_ATT2、SBO_OUT输出。...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈益，程俊强，解文涛，夏德天，马小博，徐奡，
申请(专利权)人：中国航空工业集团公司第六三一研究所，
类型：发明
国别省市：陕西;61