一种SRAM型FPGA的配置、刷新与程序上注一体化系统技术方案

本发明专利技术公开了一种SRAM型FPGA的配置、刷新与程序上注一体化系统，属于航天技术领域，目的是克服在空间辐照环境下SRAM型FPGA的SEU(Single Event Upset，单粒子翻转)问题，具备对长时间在轨工作的SRAM型FPGA进行程序升级的能力。本发明专利技术包括现场可编程逻辑门阵列SRAM型FPGA、综合管理反熔丝FPGA、配置程序存储芯片PROM、在轨升级程序存放芯片EEPORM、RS422接口芯片。本发明专利技术可以有效克服长时间在轨工作的SRAM型FPGA的单粒子翻转问题，可以在不中断系统工作的情况下，纠正SRAM FPGA内部的单粒子翻转以及单粒子累积，同时具备对SRAM FPGA在轨程序升级的功能。具备实时性、可靠性、灵活性、通用性以及低成本的特点。

【技术实现步骤摘要】
一种SRAM型FPGA的配置、刷新与程序上注一体化系统
本专利技术属于电子设备可靠性设计技术和宇航应用
，更具体地，涉及一种静态随机存储器(StaticRandomAccessMemory，SRAM)型现场可编程门阵列(Field-ProgrammableGateArray，FPGA)的配置、刷新与程序上注一体化的电路与方法。
技术介绍
SRAM型FPGA因其高密度以及高性能，已经成为目前市场上应用最广泛的FPGA之一，由于其可重复编程以及可重复配置的特性，近些年来在航天领域开始体现其应用价值，并获得越来越广泛的应用。由于SRAM型FPGA是敏感器件，在轨使用时处于空间辐照环境，空间高能粒子会对器件产生一系列影响，包括总剂量效应(TotalionizingDoseEffects,TID)和单粒子效应(SingleEventEffects,SEE)等，而SEE中的单粒子翻转(SingleEventUpset,SEU)对SRAM型器件的影响尤为明显，会造成器件内部电路异常而无法正常工作，所以必须考虑单粒子翻转问题，相应的技术研究也越来越多。现有技术中已有一些相关的方法，以下对一些已经发表的专利进行分析：(1)一种SRAM型FPGASEU运行中修复的方法此专利采用定时动态刷新(洗涤)的方式，从可编程只读存储器(ProgrammableRead-OnlyMemory,PROM)中提取刷新文件写入FPGA中，使用反熔丝FPGA控制SRAM型FPGAVirtex5刷新。在上电之后，对Virtex5进行全局配置，配置成功后定时刷新Virtex5。但是此专利存在以下不足：(a)不能用指令控制重配，重配置需要硬复位或者断电重启；(b)不能用指令开关刷新使能，上电配置成功即开始刷新；(c)不能根据星上环境灵活调整动态刷新周期；(d)不具备在轨升级能力。(2)一种基于SRAM型FPGA配置、刷新一体化装置此专利使用Actel公司的RT1020F芯片控制刷新Xilinx公司的XQR2V3000芯片。此专利将配置与刷新结合，事先将刷新的文件生成好固化在PROM中，配置与刷新文件分区存储，使用相同的配置接口时序，由RT1020F芯片控制片选数据来确定是重配置还是刷新。但是此专利存在以下不足：(a)配置与刷新文件分区存放，对存储空间要求较大，不具灵活性；(b)无程序上注电路，不具备在轨升级能力。还有一种用于FPGA的抗单粒子翻转加固系统及其方法、一种抗SRAMFPGA器件SEU的电路及方法等相关专利都存在类似的不足。
技术实现思路
鉴于现有技术的以上缺陷，本专利技术提供了一种SRAM型FPGA配置、刷新与程序上注一体化系统，其目的在于实现SRAM型FPGA上电全局配置、缓解空间辐照环境中运行的SRAM型FPGA内部SEU影响和功能在轨升级，具备外存储器空间需求小，灵活性好，实时性高的特点。为了实现上述目的，本专利技术提供了一种SRAM型FPGA的配置、刷新与程序上注一体化系统，所述系统包括：SRAM型FPGA(1-1)、综合管理FPGA(1-2)、配置程序存储芯片PROM(1-3)、在轨升级程序存放芯片电可擦除只读存储器(ElectricallyErasableRead-OnlyMemory，EEPROM)(1-4)、遥测遥控接口(1-5)，其中：所述配置程序存储芯片PROM(1-3)用于存放SRAM型FPGA(1-1)的配置程序，所述配置程序在卫星发射前固化好，上电之后默认从所述配置程序存储芯片PROM(1-3)中读取配置程序配置所述SRAM型FPGA(1-1)；所述在轨升级程序存放芯片EEPROM(1-4)，用于卫星在轨运行时，存放在轨更新的程序；所述在轨更新的程序，是由综合管理FPGA(1-2)接收地面上注的程序包并加入汉明校验码之后，写入所述在轨升级程序存放芯片EEPROM(1-4)的；所述在轨升级程序存放芯片EEPROM(1-4)包括两片EEPROM，两片EEPROM采用深度扩展的连接方式，数据线与地址线共用，通过片选信号CE来选通；所述SRAM型FPGA(1-1)的配置方式选用从并模式(SlaveSelectMAP)，其配置口直接与综合管理FPGA(1-2)相连，由综合管理FPGA(1-2)控制所述SRAM型FPGA(1-1)的配置加载以及动态刷新；所述遥测遥控接口(1-5)，采用RS422电平标准，包括RS422差分信号接收器和RS422差分信号驱动器，所述遥测遥控接口(1-5)用于接收外部发送过来的遥控指令，同时下传系统当前的遥测状态信息；所述综合管理FPGA(1-2)，用于实现以下功能：(a)接收并响应地面遥控指令，返回系统遥测状态信息；(b)接收地面上传的SRAM型FPGA(1-1)程序数据包，解析包格式并加入校验码之后写入所述在轨升级程序存放芯片EEPROM(1-4)中；(c)从所述配置存储芯片PROM(1-3)读数据配置加载和动态刷新SRAM型FPGA(1-1)；(d)从所述在轨升级程序存放芯片EERPOM(1-4)中读数据配置加载和动态刷新所述SRAM型FPGA(1-1)；(e)对在轨升级程序存放芯片EEPROM(1-4)的校验回写。本专利技术的一个实施例中，所述综合管理FPGA(1-2)包括如下子模块：通用异步串口模块(2-1)、遥测遥控模块(2-2)、上传数据接收模块(2-3)、写EEPROM模块(2-4)、读EEPROM模块(2-5)、EEPROM纠错模块(2-6)、读PROM模块(2-7)、数据分配模块(2-8)、加载控制模块(2-9)、刷新控制模块(2-10)和数据选择模块(2-11)，其中：所述通用异步串口模块(2-1)，采用标准UART协议，用于实现串行数据收发；所述遥测遥控模块(2-2)，用于接收并解析遥控指令包生成的相应的控制信号，送至对应的模块；对于上注程序数据包，解析包格式将数据送至上传数据接收模块(2-3)；遥测遥控模块(2-2)还用于收集系统的所有遥测量信息，组合在一起输出至地面控制台；所述上传数据接收模块(2-3)，用于将上注程序数据包中的数据解析，加入汉明校验码，同时对每包数据计算一个和校验，并根据上注程序数据包序号映射计算在轨升级程序存放芯片EEPROM(1-4)的页地址，将数据与页地址信号一起送至写EEPROM模块(2-4)；所述写EEPROM模块(2-4)，用于接收缓存的上注程序数据包数据或者EEPROM纠错模块(2-6)送入的校验纠错之后的数据，加入汉明编码之后写入在轨升级程序存放芯片EEPROM(1-4)；所述读EEPROM模块(2-5)，用于实现对在轨升级程序存放芯片EEPROM(1-4)的读数据操作，当收到从EEPROM重新配置SRAM型FPGA(1-1)的指令或者从EEPROM中动态刷新SRAM型FPGA(1-1)时，从在轨升级程序存放芯片EEPROM(1-4)中读配置数据；所述EEPROM纠错模块(2-6)，用于响应遥测遥控模块(2-2)生成的EEPROM纠错使能信号，控制写EEPROM模块(2-4)和读EEPROM模块(2-5)，对写EEPROM模块(2-4)和读EEPROM模块(2-5)按页进行校验；所述读PROM模块(2-7)，用于实现对配置程序存储芯本文档来自技高网...

【技术保护点】
一种SRAM型FPGA的配置、刷新与程序上注一体化系统，其特征在于，所述系统包括：SRAM型FPGA(1‑1)、综合管理FPGA(1‑2)、配置程序存储芯片PROM(1‑3)、在轨升级程序存放芯片EEPORM(1‑4)、遥测遥控接口(1‑5)，其中：所述配置程序存储芯片PROM(1‑3)用于存放SRAM型FPGA(1‑1)的配置程序，所述配置程序在卫星发射前固化好，上电之后默认从所述配置程序存储芯片PROM(1‑3)中读取配置程序配置所述SRAM型FPGA(1‑1)；所述在轨升级程序存放芯片EEPROM(1‑4)，用于卫星在轨运行时，存放在轨更新的程序；所述在轨更新的程序，是由综合管理FPGA(1‑2)接收地面上注的程序包并加入汉明校验码之后，写入所述在轨升级程序存放芯片EEPROM(1‑4)的；所述在轨升级程序存放芯片EEPROM(1‑4)包括两片EEPROM，两片EEPROM采用深度扩展的连接方式，数据线与地址线共用，通过片选信号CE来选通；所述SRAM型FPGA(1‑1)的配置方式选用从并模式(Slave Select MAP)，其配置口直接与综合管理FPGA(1‑2)相连，由综合管理FPGA(1‑2)控制所述SRAM型FPGA(1‑1)的配置加载以及动态刷新；所述遥测遥控接口(1‑5)，采用RS422电平标准，包括RS422差分信号接收器和RS422差分信号驱动器，所述遥测遥控接口(1‑5)用于接收外部发送过来的遥控指令，同时下传系统当前的遥测状态信息；所述综合管理FPGA(1‑2)，用于实现以下功能：(a)接收并响应地面遥控指令，返回系统遥测状态信息；(b)接收地面上传的SRAM型FPGA(1‑1)程序数据包，解析包格式并加入校验码之后写入所述在轨升级程序存放芯片EEPORM(1‑4)中；(c)从所述配置存储芯片PROM(1‑3)读数据配置加载和动态刷新SRAM型FPGA(1‑1)；(d)从所述在轨升级程序存放芯片EERPOM(1‑4)中读数据配置加载和动态刷新所述SRAM型FPGA(1‑1)；(e)对在轨升级程序存放芯片EEPROM(1‑4)的校验回写。...

【技术特征摘要】
1.一种SRAM型FPGA的配置、刷新与程序上注一体化系统，其特征在于，所述系统包括：SRAM型FPGA(1-1)、综合管理FPGA(1-2)、配置程序存储芯片PROM(1-3)、在轨升级程序存放芯片EEPROM(1-4)、遥测遥控接口(1-5)，其中：所述配置程序存储芯片PROM(1-3)用于存放SRAM型FPGA(1-1)的配置程序，所述配置程序在卫星发射前固化好，上电之后默认从所述配置程序存储芯片PROM(1-3)中读取配置程序配置所述SRAM型FPGA(1-1)；所述在轨升级程序存放芯片EEPROM(1-4)，用于卫星在轨运行时，存放在轨更新的程序；所述在轨更新的程序，是由综合管理FPGA(1-2)接收地面上注的程序包并加入汉明校验码之后，写入所述在轨升级程序存放芯片EEPROM(1-4)的；所述在轨升级程序存放芯片EEPROM(1-4)包括两片EEPROM，两片EEPROM采用深度扩展的连接方式，数据线与地址线共用，通过片选信号CE来选通；所述SRAM型FPGA(1-1)的配置方式选用从并模式(SlaveSelectMAP)，其配置口直接与综合管理FPGA(1-2)相连，由综合管理FPGA(1-2)控制所述SRAM型FPGA(1-1)的配置加载以及动态刷新；所述遥测遥控接口(1-5)，采用RS422电平标准，包括RS422差分信号接收器和RS422差分信号驱动器，所述遥测遥控接口(1-5)用于接收外部发送过来的遥控指令，同时下传系统当前的遥测状态信息；所述综合管理FPGA(1-2)，用于实现以下功能：(a)接收并响应地面遥控指令，返回系统遥测状态信息；(b)接收地面上传的SRAM型FPGA(1-1)程序数据包，解析包格式并加入校验码之后写入所述在轨升级程序存放芯片EEPROM(1-4)中；(c)从所述配置程序存储芯片PROM(1-3)读数据配置加载和动态刷新SRAM型FPGA(1-1)；(d)从所述在轨升级程序存放芯片EEPROM(1-4)中读数据配置加载和动态刷新所述SRAM型FPGA(1-1)；(e)对在轨升级程序存放芯片EEPROM(1-4)的校验回写。2.如权利要求1所述的系统，其特征在于，所述综合管理FPGA(1-2)包括如下子模块：通用异步串口模块(2-1)、遥测遥控模块(2-2)、上传数据接收模块(2-3)、写EEPROM模块(2-4)、读EEPROM模块(2-5)、EEPROM纠错模块(2-6)、读PROM模块(2-7)、数据分配模块(2-8)、加载控制模块(2-9)、刷新控制模块(2-10)和数据选择模块(2-11)，其中：所述通用异步串口模块(2-1)，采用标准UART协议，用于实现串行数据收发；所述遥测遥控模块(2-2)，用于接收并解析遥控指令包生成的相应的控制信号，送至对应的模块；对于上注程序数据包，解析包格式将数据送至上传数据接收模块(2-3)；遥测遥控模块(2-2)还用于收集系统的所有遥测量信息，组合在一起输出至地面控制台；所述上传数据接收模块(2-3)，用于将上注程序数据包中的数据解析，加入汉明校验码，同时对每包数据计算一个和校验，并根据上注程序数据包序号映射计算在轨升级程序存放芯片EEPROM(1-4)的页地址，将数据与页地址信号一起送至写EEPROM模块(2-4)；所述写EEPROM模块(2-4)，用于接收缓存的上注程序数据包或者EEPROM纠错模块(2-6)送入的校验纠错之后的数据，加入汉明编码之后写入在轨升级程序存放芯片EEPROM(1-4)；所述读EEPROM模块(2-5)，用于实现对在轨升级程序存放芯片EEPROM(1-4)的读数据操作，当收到从EEPROM重新配置SRAM型FPGA(1-1)的指令或者从EEPROM中动态刷新SRAM型FPGA(1-1)时，从在轨升级程序存放芯片EEPROM(1-4)中读配置数据；所述EEPROM纠错模块(2-6)，用于响应遥测遥控模块(2-2)生成的EEPROM纠错使能信号，控制写EEPROM模块(2-4)和读EEPROM模块(2-5)，对写EEPROM模块(2-4)和读EEPROM模块(2-5)按页进行校验；所述读PROM模块(2-7)，用于实现对配置程序存储芯片PROM(1-3)的读数据操作，当系统上电、收到从配置程序存储芯片PROM(1-3)重新配置SRAM型FPGA(1-1)的指令或者从配置程序存储芯片PROM(1-3)中动态刷新SRAM型FPGA(1-1)时，从配置程序存储芯片PROM(1-3)中读配置数据；所述数据分配模块(2-8)，用于实现对配置以及刷新数据源的选取，选择信号由遥测遥控模块(2-2)送入，控制选择使用配置程序存储芯片PROM(1-3)或者在轨升级程序存放芯片EEPROM(1-4)数据对SRAM型FPGA(1-1)进行配置；所述加载控制模块(2-9)，用于实现对SRAM型FPGA(1-1)的上电配置加载和指令配置加载，配置数据源由数据分配模块(2-8)送入；所述刷新控制模块(2-10)，用于实现在不影响系统正常工作的情况下，对SRAM型FPGA(1-1)的配置存储单元进行刷新；使SRAM型FPGA(1-1)中发生单粒子翻转(SingleEventUpset,SEU)的配置存储单元的存储值得以纠正，从而恢复SRAM型FPGA(1-1)原有的功能；所述数据选择模块(2-11)，用于选择SRAM型FPGA(1-1)的配置SelectMAP接口通路，选择是由加载控制模块(2-9)接管还是刷新控制模块(2-10)接管；当系统刚上电、SRAM型FPGA(1-1)配置加载或者外部送入SRAM型FPGA(1-1)重加载指令时，由加载控制模块(2-9)接管SRAM型FPGA(1-1)配置SelectMAP接口；当SRAM型FPGA(1-1)配置加载成功且外部送入刷新使能开指令后，由刷新控制模块(2-10)接管SRAM型FPGA(1-1)的配置SelectMAP接口。3.如权利要求2所述的系统，其特征在于，所述刷新控制模块(2-10)包括刷新文件生成模块(4-1)、刷新文件命令字ROM(4-2)、以及FPGA刷新端口控制模块(4-3)，其中：所述刷新文件生成模块(4-1)，用于实现在输入的配置数据流中提取刷新文件，刷新文件生成模块(4-1)在收到的配置数据流中找配置同步字段，然后开始从刷新文件命令字ROM(4-2)中读取刷新文件命令头，生成刷新文件，送至FPGA刷新端口控制模块(4-3)输出给SRAM型FPGA(1-1)；所述刷新文件命令字ROM(4-2)，其内部包含两部分存储区域，第一个区域内容为刷新起始和结束命令，由输入cmd_addr进行寻址；第二个区域内容为起始地址、配置数据量以及CRC校验值，由输入adrnumcrc_addr进行寻址；所述FPGA刷新端口控制模块(4-3)，用于控制SRAM型FPGA(1-1)的配置SelectMAP口，接收到刷新文件生成模块(4-1)输出的带有效信号的刷新数据流送至SelectMAP口的数据线，同时将数据有效信号反向之后送至CS_B引脚，刷新期间，PROG信号一直为高，FPGA刷新端口控制模块(4-3)不控制PROG信号。4.如权利要求2或3所述的系统，其特征在于，所述EEPROM纠错模块(2-6)对在...

【专利技术属性】
技术研发人员：颜露新，张天序，颜钊，吴康，陈立群，钟胜，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北;42