一种单调计数器及单调计数的方法技术

本发明专利技术涉及集成电路制造技术领域，尤其涉及一种单调计数器及单调计数方法，通过采用非易失性静态随机访问存储器作为单调计数器的计数模块，从而使得单调计数器结合了静态随机访问存储器随机访问速度快、位级可擦可写以及非易失性存储单元的非易失性和寿命长的优势，有效地克服了现有技术中基于flash存储芯片的单调计数器寿命短和擦写速度慢的技术缺陷。同时，本发明专利技术基于新型存储器技术的非易失性静态随机存储器工艺能够与标准CMOS工艺相兼容，便于集到成到系统级芯片中，适用于嵌入式应用和安全芯片领域。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及集成电路制造
，尤其涉及一种单调计数器及单调计数方法，通过采用非易失性静态随机访问存储器作为单调计数器的计数模块，从而使得单调计数器结合了静态随机访问存储器随机访问速度快、位级可擦可写以及非易失性存储单元的非易失性和寿命长的优势，有效地克服了现有技术中基于flash存储芯片的单调计数器寿命短和擦写速度慢的技术缺陷。同时，本专利技术基于新型存储器技术的非易失性静态随机存储器工艺能够与标准CMOS工艺相兼容，便于集到成到系统级芯片中，适用于嵌入式应用和安全芯片领域。【专利说明】
本专利技术涉及集成电路制造
，尤其涉及。
技术介绍
在现有集成电路设计过程中，特别是在安全领域内的集成电路设计过程中，例如丁?1(可信平台模块，10(11116)安全芯片或丁(?[(可信计算模块，丁!'1181:07的10(11116)安全芯片，经常需要提供单调计数器的功能。所谓单调计数器是一种硬件计数模块，并且计数器计数数值只能单调递增或者单调递减，永不重复。提供单调计数器的目的是为了在远程信息交互的过程时，如身份验证，在用户发送的数据中加入永不重复的部分，从而防止攻击者从通讯线路中窃取用户的合法数据后，重新冒用用户的身份，达到欺骗认证服务器的目的，即防止重放攻击￠60奶紅仏(^8)。如图1所示，用户向服务器发送加密信息和密钥，获得身份认证和许可。如果这部分加密信息和密钥被攻击者截获，攻击者就能够利用该信息从而也获得服务器的身份认证许可，达到了欺骗服务器系统的目的。如果在加密信息和密钥中添加永不重复的部分，那么就可以防止重放攻击，如图2所不0 对于单调计数器，最开始的实现方式是采用熔丝(血86)单元来计数，这种计数方式的主要缺点就是这种破坏性的编程往往与集成电路之间的操作不兼容，并且破坏性的编程导致这种计数器的寿命十分有限。另一种实现方式就是利用电可编程只读存储器 或电可擦除可编程存储器来实现单调计数器，但缺点是这种浮栅晶体管工艺与0103工艺不兼容，而且对其编程是可擦除的，通过紫外线照射就能够擦除其内部存储的数据，对于在安全领域的应用来说利用2？如1或22？如1来实现单调计数的方式太不安全了。 随着闪存技术的专利技术，现在通常的实现方案是利用闪存来实现单调计数器。通常的实现方法是:利用闪存中的某一个“块”直接存储计数值，其中一个“块”是指不同的存储器根据各自的电气特性定义的一段连续的存储空间，例如128字节。每当需要计数时，要先对整个存储计数值的“块”进行擦除，之后将新的计数值写入该“块”，这样该“块”就完成了一次完整的擦写过程。其中擦除操作必须针对整个“块”进行，这是由于目前闪存的硬件特性决定的。闪存的可擦写次数大概在10万次，每计一次数就对进行了一次擦除操作，也就意味了当计数达到10万次时，中的计数“块”将不能继续工作，如果需要继续计数，就必须利用中的另一个“块”来存储计数值。这样存储器的存储寿命就很有限，容易造成硬件设备的消耗和浪费。 此外，一种改进的基于闪存的单调计数方法是通过向闪存中的存储块写“0”来实现计数，当该存储块写满“0”时，通过一次擦除操作将存储块中的存储单元全部写“ 1 ”，记录擦除操作的次数，并再通过向存储块中写“0”来计数，那么计数值为擦除次数乘以存储块存储单元数再加上当前块中“0”的个数。虽然这种方法提高了闪存的计数寿命，但是计数结果较复杂，并且还需要额外的存储块来存储擦除次数，而闪存的硬件特性也决定了其很难与逻辑工艺兼容。
技术实现思路
鉴于上述问题，本专利技术提供。 一种单调计数器，其中，包括: 硬件计数模块，实现硬件计数功能。 控制模块，通过设定的计数算法向所述硬件计数模块写入相应的计数值以实现单调计数，并读出所述硬件计数模块中的计数值； 其中，所述硬件计数模块为非易失性静态随机访问存储器构成的存储阵列，且所述硬件计数模块中的存储阵列按位级直接可擦可写。 上述的单调计数器，其中，所述设定的计数算法为单调递增或单调递减。 上述的单调计数器，其中，所述控制模块为微控制器或微处理器。 上述的单调计数器，其中，所述非易失性静态随机访问存储器的非易失性由相变存储器存储单元、磁存储器存储单元、铁电存储器存储单元、或可变电阻存储器存储单元来实现。 上述的单调计数器，其中，所述硬件计数模块中的存储单元为了层非易失性静态随机访问存储器单元； 其中，了为正整数。 一种单调计数方法，基于上述的单调计数器，所述方法包括: 所述控制模块从所述硬件计数模块中获取一计数值八； 所述硬件计数模块基于所述数值八的基础上，以3作为步幅值进行单调计数； 当所述硬件计数模块第一次计数时，所述数值八为设定的初始值，当所述硬件计数模块第~次计数时，所述数值4为所述硬件计数模块上一次计数操作的计数值； 其中，所述3为非零整数，所述八和所述~均为整数，且所述~大于1。 上述的单调计数器的实现方法，其中，所述3为正整数或负整数； 当3为正整数时，所述单调计数器为单调递增计数器； 当3为负整数时，所述单调计数器为单调递减计数器。 上述技术方案具有如下优点或有益效果: 本专利技术提出的，通过采用非易失性静态随机访问存储器作为单调计数器的硬件计数模块，从而使得单调计数器结合了静态随机访问存储器读取速度快、位级可擦可写以及非易失性存储单元的非易失性和寿命长的优势，有效地克服了现有技术中基于？匕也存储芯片的单调计数器寿命短和擦写速度慢的技术缺陷。同时，本专利技术基于新型存储器技术的非易失性静态随机访问存储器工艺能够与标准(:103工艺相兼容，便于集到成到系统级芯片中，适用于嵌入式应用和安全芯片领域。 【专利附图】【附图说明】 参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。 图1是
技术介绍
中的重放攻击示意图； 图2是
技术介绍
中的防重放攻击示意图； 图3是本专利技术实施例中单调计数器的结构示意图； 图4是本专利技术实施例中单调计数方法的流程示意图； 图5是本专利技术实施例中基于电阻型材料的叭3狀1存储单元的电路结构示意图； 图63-66是本专利技术单调计数器计数示意图； 图7是本专利技术实施例中基于多层非易失性存储单元的单调计数器的电路结构示意图。 【具体实施方式】 下面结合附图和具体的实施例对本专利技术作进一步的说明，但是不作为本专利技术的限定。 随着新型存储器工艺例如相变存储器$(:狀的、磁存储器(1狀的、铁电存储器(作狀的、可变电阻式存储器狀1)等技术不断成熟，利用其来实现单调计数器，可以解决？匕也单调计数器的可擦写次数的限制，因为新型存储器大多可以位级读写，并可以随机存取。但与？匕也单调计数器一样，为了使能达到更多的计数值以提高计数器芯片的寿命，必须增加更多的存储单元，从而使得芯片面积很大，成本也随之提高。 本专利技术提供，其核心思想是通过采用非易失性静态随机访问存储器 0^011-^0181:116 81:^1:10 1^811(10111 ^00688 161110，简称作为单调计数器的硬件计数模块，其结合了静态随机访问存储器)读取速度快、性能高以及非易失性存储单元的非易失性本文档来自技高网...

【技术保护点】
一种单调计数器，其特征在于，包括：硬件计数模块，实现硬件计数功能。控制模块，通过设定的计数算法向所述硬件计数模块写入相应的计数值以实现单调计数，并读出所述硬件计数模块中的计数值；其中，所述硬件计数模块为非易失性静态随机访问存储器构成的存储阵列，且所述硬件计数模块中的存储阵列按位级直接可擦可写。

【技术特征摘要】

【专利技术属性】
技术研发人员：景蔚亮，叶勇，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：上海;31