射频LDMOS器件及其制造方法技术

本发明专利技术公开了一种射频LDMOS器件，漂移区由第一注入区和第二注入区组成；第一注入区位于多晶硅栅的第二侧面到第一法拉第屏蔽层的第二侧面之间；第二注入区位于第一法拉第屏蔽层的第二侧面到漏区之间并将漏区包围；所述第二法拉第屏蔽层的第二侧面为靠近所述漏区一侧的侧面，通过调节第二注入区的掺杂浓度调节第二法拉第屏蔽层的第二侧面底部的漂移区的最大电场强度；第一注入区的掺杂浓度大于第二注入区的掺杂浓度，第一注入区的掺杂浓度越大，第一注入区的电场强度越大、射频LDMOS器件的击穿电压越大、饱和电流也越大。本发明专利技术还公开了一种射频LDMOS器件的制造方法。本发明专利技术能提高器件的击穿电压和饱和电流，提高器件的功率密度。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种射频LDMOS器件，漂移区由第一注入区和第二注入区组成；第一注入区位于多晶硅栅的第二侧面到第一法拉第屏蔽层的第二侧面之间；第二注入区位于第一法拉第屏蔽层的第二侧面到漏区之间并将漏区包围；所述第二法拉第屏蔽层的第二侧面为靠近所述漏区一侧的侧面，通过调节第二注入区的掺杂浓度调节第二法拉第屏蔽层的第二侧面底部的漂移区的最大电场强度；第一注入区的掺杂浓度大于第二注入区的掺杂浓度，第一注入区的掺杂浓度越大，第一注入区的电场强度越大、射频LDMOS器件的击穿电压越大、饱和电流也越大。本专利技术还公开了一种射频LDMOS器件的制造方法。本专利技术能提高器件的击穿电压和饱和电流，提高器件的功率密度。【专利说明】射频LDMOS器件及其制造方法
本专利技术涉及一种半导体集成电路制造器件，特别是涉及一种射频LDM0S器件，本专利技术还涉及该晶体管的制造方法。
技术介绍
射频横向场效应晶体管(RF LDM0S)被广泛应用于基站和广播电视发射等射频高功率领域，采用功率阵列及多芯片合成，产品输出功率可达到500瓦以上，所以提高单位栅宽的功率密度是提升产品性能的主要方面；同时较高功率密度后，同样单芯片(单胞)功率所需的栅宽可以较低，这样整个器件的寄生电容可以降低，器件的其他射频性能如效率和增益也可提升。 如图1所示，是现有射频LDM0S器件的结构示意图，以N型器件为例，现有射频LDM0S器件包括:P型重掺杂即P+掺杂的硅衬底101，硅衬底101的掺杂浓度大于le20cm_3;P型轻掺杂的硅外延层102，硅外延层102的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，娃外延层102掺杂越低、厚度越厚；N型漂移区103，形成于娃外延层102中；P型掺杂的体区104 ;栅介质层107和多晶硅栅108 ;N型重掺杂即N+掺杂的源区105、漏区106;在体区104中还形成有P+区112，P+区112和源区105接触，用于引出体区104的电极；第一屏蔽介质层109a和第一法拉第屏蔽层(G-shield) 110a，覆盖在多晶硅栅108的漏端的侧面台阶上；第二屏蔽介质层109b和第二法拉第屏蔽层110b，覆盖在第一屏蔽介质层109a的台阶上；深接触孔111，由填充于深槽中的金属如钨组成，深槽穿过源区105、体区104和硅外延层102并进入到硅衬底101中，深接触孔111将源区105、体区104、硅外延层102和硅衬底101电连接。 如图1所示器件采用了双层法拉第环即法拉第屏蔽层110a和110b，能应用于50V偏置电压的器件，其击穿电压要求达到110V以上。法拉第屏蔽层不仅能漏极和栅极之间的寄生电容，还能起场板作用，降低其底部的电场，提高器件的击穿电压。如图1所示可知，双层法拉第屏蔽层底部的电场将会降低，而在现有器件的漂移区103为均匀掺杂时，在漂移区103靠近第二法拉第屏蔽层110b的边缘附件有较高的碰撞电离，同时电场分布不均匀，该处的较强的电场和较高的碰撞电离将会降低整个器件的击穿电压，而现有技术中为了使击穿电压要求达到110V以上，只能通过降低漂移区103的掺杂浓度实现，即漂移区103采取较低掺杂浓度，这样器件的饱和电流较低，而功率密度和饱和电流强相关，所以对应的功率密度也较低。
技术实现思路
本专利技术所要解决的技术问题是提供一种射频LDM0S器件，能提高器件的击穿电压和饱和电流，提高器件的功率密度。为此，本专利技术还提供一种射频LDM0S器件的制造方法。 为解决上述技术问题，本专利技术提供的射频LDM0S器件包括: 第一导电类型重掺杂的硅衬底。 第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上。 体区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成。 漂移区，由形成于所述硅外延层的选定区域中的第二导电类型的第一注入区和第二注入区组成。 多晶硅栅，形成于所述体区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述体区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述体区表面用于形成沟道。 第一法拉第屏蔽层，覆盖在所述多晶硅栅的第二侧的台阶结构上，所述第一法拉第屏蔽层和其底部的所述多晶硅栅或所述硅外延层之间隔离有第一屏蔽介质层。 第二法拉第屏蔽层，覆盖在所述第一法拉第屏蔽层的台阶结构上，所述第二法拉第屏蔽层和其底部的所述第一法拉第屏蔽层或所述硅外延层之间隔离有第二屏蔽介质层。 源区，由形成于所述体区中的第二导电类型重掺杂区组成，所述源区和所述多晶娃栅的第一侧自对准。 漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离。 深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述体区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述体区、所述硅外延层和所述娃衬底电连接。 在横向上，所述第一注入区位于所述多晶硅栅的第二侧面到所述第一法拉第屏蔽层的第二侧面之间，所述第一法拉第屏蔽层的第二侧面为靠近所述漏区一侧的侧面；所述第二注入区位于所述第一法拉第屏蔽层的第二侧面到所述漏区之间并将所述漏区包围；所述第二法拉第屏蔽层的第二侧面为靠近所述漏区一侧的侧面，所述漂移区的最大电场强度位于所述第二法拉第屏蔽层的第二侧面底部，所述第二法拉第屏蔽层的第二侧面底部的掺杂浓度越大所述漂移区的最大电场强度越大；所述第一注入区的掺杂浓度大于所述第二注入区的掺杂浓度，在保证所述第一注入区的电场强度小于所述漂移区的最大电场强度的条件下，所述第一注入区的掺杂浓度越大，所述第一注入区的电场强度越大、射频LDMOS器件的击穿电压越大、饱和电流也越大。 进一步的改进是，所述第一注入区还延伸到所述第一法拉第屏蔽层的第二侧面和所述第二法拉第屏蔽层的第二侧面之间。 进一步的改进是，所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型。 进一步的改进是，所述第一注入区的注入杂质为磷，注入能量为80KeV至300KeV ；所述第二注入区的注入杂质为磷，注入能量为80KeV至300KeV。 进一步的改进是，所述第一注入区的注入剂量为2.5E12cm_2，所述第二注入区的注入剂量为1.6E12cnT2。 进一步的改进是，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。 为解决上述技术问题，本专利技术提供的射频LDMOS器件的制造方法包括如下步骤: 步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的娃外延层。 步骤二、采用第二导电类型离子注入工艺在所述硅外延层的选定区域中分别形成第一注入区和第二注入区，由所述第一注入区和所述第二注入区组成漂移区；在横向上，所述第一注入区位于后续形成的多晶硅栅的第二侧面到第一法拉第屏蔽层的第二侧面之间，所述第一法拉第屏蔽层的第二侧面为靠近漏区一侧的侧面；所述第二注入区位于所述第一法拉第屏蔽层的第二侧面到所述漏区之间并将所述漏区包围；所述第二法拉第屏蔽层的第二侧面为靠近所述漏区一侧的侧面，所述漂移区的最大电场强度位于所述第二法拉第屏蔽层的第二侧面底部，所述第二法拉第屏蔽层的第二侧本文档来自技高网...

【技术保护点】
一种射频LDMOS器件，其特征在于，包括：第一导电类型重掺杂的硅衬底；第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；体区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成；漂移区，由形成于所述硅外延层的选定区域中的第二导电类型的第一注入区和第二注入区组成；多晶硅栅，形成于所述体区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述体区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述体区表面用于形成沟道；第一法拉第屏蔽层，覆盖在所述多晶硅栅的第二侧的台阶结构上，所述第一法拉第屏蔽层和其底部的所述多晶硅栅或所述硅外延层之间隔离有第一屏蔽介质层；第二法拉第屏蔽层，覆盖在所述第一法拉第屏蔽层的台阶结构上，所述第二法拉第屏蔽层和其底部的所述第一法拉第屏蔽层或所述硅外延层之间隔离有第二屏蔽介质层；源区，由形成于所述体区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离；深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述体区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述体区、所述硅外延层和所述硅衬底电连接；在横向上，所述第一注入区位于所述多晶硅栅的第二侧面到所述第一法拉第屏蔽层的第二侧面之间，所述第一法拉第屏蔽层的第二侧面为靠近所述漏区一侧的侧面；所述第二注入区位于所述第一法拉第屏蔽层的第二侧面到所述漏区之间并将所述漏区包围；所述第二法拉第屏蔽层的第二侧面为靠近所述漏区一侧的侧面，所述漂移区的最大电场强度位于所述第二法拉第屏蔽层的第二侧面底部，所述第二法拉第屏蔽层的第二侧面底部的掺杂浓度越大所述漂移区的最大电场强度越大；所述第一注入区的掺杂浓度大于所述第二注入区的掺杂浓度，在保证所述第一注入区的电场强度小于所述漂移区的最大电场强度的条件下，所述第一注入区的掺杂浓度越大，所述第一注入区的电场强度越大、射频LDMOS器件的击穿电压越大、饱和电流也越大。...

【技术特征摘要】

【专利技术属性】
技术研发人员：遇寒，周正良，陈曦，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31