本发明专利技术提出一种监测源/漏极与栅极接合处漏电流和结电容的结构，在监测源/漏极与栅极接合处漏电流和结电容的结构中所述半导体衬底上形成栅极单元，栅极单元与半导体器件的栅极结构相同，使监测源/漏极与栅极接合处漏电流和结电容的结构与半导体器件结构类似，从而能够准确的监测出栅极、浅掺杂区以及源/漏极对接合处漏电流以及结电容的影响。
【技术实现步骤摘要】
监测源/漏极与栅极接合处漏电流和结电容的结构
本专利技术涉及半导体制造领域，尤其涉及一种监测源/漏极与栅极接合处漏电流和结电容的结构。
技术介绍
在半导体器件制造的过程中，本领域技术人员通常会对半导体器件进行相关的性能测试，例如监测半导体器件接合处漏电流以及监测结电容等，以确保生产出的半导体器件符合工艺要求。若相关性能出现问题，则应对生产工艺进行相应的优化。 现有技术中，半导体器件如图1所示，通常包括:半导体衬底10 ;形成于半导体衬底10内的浅沟槽隔离结构20 ;依次形成于所述半导体衬底10表面的栅介质层61和栅极62 ;形成于所述栅介质层61和栅极62两侧壁的侧墙63 ;形成于所述半导体衬底10内并位于所述侧墙63两侧的源/漏极51，其中，所述源/漏极51包括延伸区，延伸至所述栅介质层61的下方；形成于所述源/漏极51内的浅掺杂区52，所述浅掺杂区52的一部分同样延伸至所述栅介质层61的下方；以及形成于所述浅掺杂区52以及栅极62表面的连接线30。 在对半导体器件接合处漏电流以及结电容进行监测时，通常是对连接线30添加一定的电压或电流，并测量出相应的电流或电压值，由此判断出整个半导体器件的性能是否符合标准。 由于半导体器件的某些性能的测试会导致半导体器件的损害，为了不影响产品的良率，通常会生产出一种能够监测源/漏极与栅极接合处漏电流以及结电容的结构，请参考图2和图3，现有技术中监测源/漏极与栅极接合处漏电流以及结电容的结构包括:半导体衬底10 ;形成于所述半导体衬底10内的浅沟槽隔离结构20 ;形成于所述半导体衬底10上的连接线30 ;以及形成于所述连接线30上的金属线40。其中，能够对所述半导体衬底10进行离子注入。在对监测源/漏极与栅极接合处漏电流以及结电容的结构进行测试时，同样是对所述连接线30添加一定的电压或电流，并测量出相应的电流或电压值，由此判断出整个半导体器件的性能是否符合标准。 然而，由于现有技术中的结构中没有栅极存在，因此无法监测出源/漏极与栅极重叠部分的性能，同时，现有技术中的结构也无法监测出栅极、浅掺杂区以及源/漏极对接合处漏电流以及结电容的影响。
技术实现思路
本专利技术的目的在于提供一种监测源/漏极与栅极接合处漏电流和结电容的结构，能够准确的监测出栅极、浅掺杂区以及源/漏极对接合处漏电流以及结电容的影响。 为了实现上述目的，本专利技术提出一种监测源/漏极与栅极接合处漏电流和结电容的结构，包括: 半导体衬底； 形成于所述半导体衬底内的浅沟槽隔离结构； 形成于所述半导体衬底上的栅极单元，其中，所述栅极单元包括依次形成于所述半导体衬底表面的栅介质层和栅极，形成于所述栅介质层和栅极两侧的侧墙，形成于所述半导体衬底内位于所述侧墙两侧的源/漏极和浅掺杂区，所述浅掺杂区形成于所述源/漏极内，所述源/漏极和浅掺杂区延伸至所述栅介质层的下方； 形成于所述源/漏极和半导体衬底表面的连接线。 进一步的，所述栅介质层下方的所述半导体衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构隔离所述源/漏极。 进一步的，所述浅沟槽隔离结构的材质为二氧化硅。 进一步的，所述半导体衬底的材质为硅。 进一步的，所述栅极单元的个数大于等于I。 进一步的，所述栅介质层的材质为二氧化硅。 进一步的，所述栅极的材质为多晶硅。 进一步的，所述侧墙的材质为氮化硅或二氧化硅。 进一步的，所述监测源/漏极与栅极接合处漏电流和结电容的结构还包括形成于所述连接线上的金属线，所述金属线与所述连接线相连。 [0021 ] 进一步的，所述金属线的材质为铜。 与现有技术相比，本专利技术的有益效果主要体现在:在监测源/漏极与栅极接合处漏电流和结电容的结构中所述半导体衬底上形成栅极单元，栅极单元与半导体器件的栅极结构相同，使监测源/漏极与栅极接合处漏电流和结电容的结构域半导体器件结构类似，从而能够准确的监测出栅极、浅掺杂区以及源/漏极对接合处漏电流以及结电容的影响。 【附图说明】 图1为半导体器件的结构示意图； 图2为现有技术中监测源/漏极与栅极接合处漏电流和结电容的结构的主视图； 图3为现有技术中监测源/漏极与栅极接合处漏电流和结电容的结构剖面示意图； 图4为本专利技术一实施例中监测源/漏极与栅极接合处漏电流和结电容的结构的主视图； 图5为本专利技术一实施例中监测源/漏极与栅极接合处漏电流和结电容的结构剖面示意图。 【具体实施方式】 下面将结合示意图对本专利技术的监测源/漏极与栅极接合处漏电流和结电容的结构进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。 在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。 请参考图4和图5，在本实施例中，提出一种监测源/漏极与栅极接合处漏电流和结电容的结构，包括: 半导体衬底100，所述半导体衬底100的材质可以为单晶硅、多晶硅或绝缘体上硅； 形成于所述半导体衬底100内的浅沟槽隔离结构200，所述浅沟槽隔离结构200的材质为二氧化硅，可以采用化学气相沉积方式形成； 形成于所述半导体衬底100上的栅极单元700，所述栅极单元700的个数大于等于I个，其个数越多，后续监测出的结果也越精确，但是对监测机台的要求也越高，具体个数可以根据工艺进行选择； 其中，所述栅极单元700包括: 依次形成于所述半导体衬底100表面的栅介质层310和栅极300，其中，所述栅介质层310的材质为二氧化硅，可以采用热氧化法形成或者化学气相沉积方式形成；所述栅极300的材质可以为多晶娃； 形成于所述栅介质层310和栅极300两侧的侧墙320，所述侧墙320的材质可以为氮化硅或二氧化硅，也可以为两者的组合； 形成于所述半导体衬底100内位于所述侧墙320两侧的源/漏极510和浅掺杂区520，所述浅掺杂区520形成于所述源/漏极510内，所述源/漏极510和浅掺杂区520延伸至所述栅介质层310的下方，为了更加准确的监测半导体器件中的接合处漏电流和结电容，因此，所述源/漏极510和浅掺杂区520的形成方式和形成条件均与形成半导体器件的完全一致，也就是说，所述源/漏极510的尺寸b也与所述半导体器件中的源/漏极相同； 优选的，为了防止所述源/漏极510出现短路现象从而造成监测结果的不准确，可以在所述栅介质层310下方的所述半导体衬底100内形成浅沟槽隔离结构200，所述浅沟槽隔离结构200本文档来自技高网...
【技术保护点】
一种监测源/漏极与栅极接合处漏电流和结电容的结构，包括：半导体衬底；形成于所述半导体衬底内的浅沟槽隔离结构；形成于所述半导体衬底上的栅极单元，其中，所述栅极单元包括依次形成于所述半导体衬底表面的栅介质层和栅极，形成于所述栅介质层和栅极两侧的侧墙，形成于所述半导体衬底内位于所述侧墙两侧的源/漏极和浅掺杂区，所述浅掺杂区形成于所述源/漏极内，所述源/漏极和浅掺杂区延伸至所述栅介质层的下方；形成于所述源/漏极和半导体衬底表面的连接线。
【技术特征摘要】
1.一种监测源/漏极与栅极接合处漏电流和结电容的结构，包括: 半导体衬底； 形成于所述半导体衬底内的浅沟槽隔离结构； 形成于所述半导体衬底上的栅极单元，其中，所述栅极单元包括依次形成于所述半导体衬底表面的栅介质层和栅极，形成于所述栅介质层和栅极两侧的侧墙，形成于所述半导体衬底内位于所述侧墙两侧的源/漏极和浅掺杂区，所述浅掺杂区形成于所述源/漏极内，所述源/漏极和浅掺杂区延伸至所述栅介质层的下方； 形成于所述源/漏极和半导体衬底表面的连接线。2.如权利要求1所述的监测源/漏极与栅极接合处漏电流和结电容的结构，其特征在于，所述栅介质层下方的所述半导体衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构隔离所述源/漏极。3.如权利要求2所述的监测源/漏极与栅极接合处漏电流和结电容的结构，其特征在于，所述浅沟槽隔离结构的材质为二氧化硅。4.如权利要求1所述的监测源/漏极与栅极接合处漏...
【专利技术属性】
技术研发人员：余达强，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。