液晶显示装置及其移位寄存器制造方法及图纸

本发明专利技术提供一种液晶显示装置及其移位寄存器。该移位寄存器的每一移位寄存单元包括接收并暂时存储前级讯号的存储电路、电位控制电路以及为扫描线充电和放电的反相电路，电位控制电路和反相电路之间具有第一节点，存储电路和电位控制电路之间具有第二节点，存储电路用于选择性将接收的电平信号反相后输出至第二节点，电位控制电路用于为第一节点提供低电平信号，反相电路用于选择性将电位控制电路提供的低电平信号反相后输出。通过上述方式，本发明专利技术有利于液晶显示面板的窄边框或无边框设计，并提升制程良率。

【技术实现步骤摘要】
液晶显示装置及其移位寄存器
本专利技术涉及液晶显示驱动
，具体而言涉及一种液晶显示装置及其移位寄存器。
技术介绍
液晶显示装置需要具有适当的驱动电路，驱动电路一般包括数据驱动电路和扫描驱动电路。其中，扫描驱动电路常应用移位寄存器作为核心电路元件。 通常，移位寄存器由多个移位寄存单元串联而成，并且上一级移位寄存单元的输出信号作为后一级移位寄存单元的输入信号。然而，当前多数单个移位寄存单元的结构较为复杂，多个移位寄存单元串联后所占区域较大，不利于液晶显示面板的窄边框或无边框设计，并且复杂的结构极易降低液晶显示面板的制程良率。
技术实现思路
有鉴于此，本专利技术实施例所要解决的技术问题是提供一种液晶显示装置及其移位寄存器，有利于液晶显示面板的窄边框或无边框设计，并提升液晶显示面板的制程良率。 为解决上述技术问题，本专利技术采用的一个技术方案是:提供一种移位寄存器，具有多个移位寄存单元，每一移位寄存单元包括接收并暂时存储前级讯号的存储电路、电位控制电路和为液晶显示面板的扫描线充电和放电的反相电路，电位控制电路和反相电路之间具有第一节点，存储电路和电位控制电路之间具有第二节点，存储电路用于在第一时序信号的控制下选择性将接收的电平信号反相后输出至第二节点，电位控制电路用于为第一节点提供低电平信号，反相电路用于在第二时序信号的控制下选择性将电位控制电路提供的低电平信号反相后输出。 其中，存储电路包括输入端、第一开关管、第二开关管、第一反相器和第二反相器，第一开关管和第一反相器之间具有第三节点，第一开关管的控制端连接外部电路以接收第一时序信号，第一开关管的第一端连接输入端以接收上一级移位寄存单元的输出信号，第一开关管的第二端连接第三节点，第二开关管的控制端连接外部电路以接收第一时序信号，第二开关管的第一端连接第二反相器，第二开关管的第二端连接第三节点。 其中，第一开关管为N型MOS管，第一开关管的控制端、第一端和第二端分别为N型MOS管的栅极、源极和漏极，第二开关管为P型MOS管，第二开关管的控制端、第一端和第二端分别为P型MOS管的栅极、源极和漏极。 其中，第一反相器包括第三开关管和第四开关管，第二反相器包括第五开关管和第六开关管，第三开关管的控制端连接第三节点，第三开关管的第一端连接外部电路以接收高电平信号，第三开关管的第二端连接第二节点，第四开关管的控制端连接第三节点，第四开关管的第一端连接外部电路以接收低电平信号，第四开关管的第二端连接第二节点，第五开关管的控制端连接第二节点，第五开关管的第一端连接外部电路以接收高电平信号，第五开关管的第二端连接第二开关管的第二端，第六开关管的控制端连接第二节点，第六开关管的第一端连接外部电路以接收低电平信号，第六开关管的第二端连接第二开关管的第二端。 其中，第三开关管为P型MOS管，第三开关管的控制端、第一端和第二端分别为P型MOS管的栅极、源极和漏极，第四开关管为N型MOS管，第四开关管的控制端、第一端和第二端分别为N型MOS管的栅极、源极和漏极，第五开关管为P型MOS管，第五开关管的控制端、第一端和第二端分别为P型MOS管的栅极、源极和漏极，第六开关管为N型MOS管，第六开关管的控制端、第一端和第二端分别为N型MOS管的栅极、源极和漏极。 其中，电位控制电路包括第七开关管、第八开关管和第九开关管，第七开关管的控制端连接第二节点，第七开关管的第一端连接第二节点，第七开关管的第二端连接第一节点，第八开关管的控制端连接外部电路以接收第二时序信号，第八开关管的第一端连接第二节点，第八开关管的第二端连接第一节点，第九开关管的控制端连接外部电路以接收第二时序信号，第九开关管的第一端连接第二节点，第九开关管的第二端连接外部电路以接收高电平信号。 其中，第七开关管为N型MOS管或P型MOS管，第七开关管的控制端、第一端和第二端分别为N型MOS管或P型MOS管的栅极、源极和漏极，第八开关管为N型MOS管，第八开关管的控制端、第一端和第二端分别为N型MOS管的栅极、源极和漏极，第九开关管为P型MOS管，第九开关管的控制端、第一端和第二端分别为P型MOS管的栅极、源极和漏极。 其中，反相电路包括第十开关管、第十一开关管和输出端，第十开关管的控制端连接第一节点，第十开关管的第一端连接输入端以接收上一级移位寄存单元的输出信号，第十开关管的第二端连接外部电路以接收高电平信号，第十一开关管的控制端连接第一节点，第十一开关管的第一端连接外部电路以接收低电平信号，第十一开关管的第二端连接输出端。 其中，第十开关管为P型MOS管，第十开关管的控制端、第一端和第二端分别为P型MOS管的栅极、源极和漏极，第十一开关管为N型MOS管，第十一开关管的控制端、第一端和第二端分别为N型MOS管的栅极、源极和漏极。 为解决上述技术问题，本专利技术采用的另一个技术方案是:提供一种液晶显示装置，包括液晶显示面板、为液晶显示面板提供数据信号的数据驱动电路以及为液晶显示面板提供扫描信号的扫描驱动电路，数据驱动电路和扫描驱动电路分别包括上述移位寄存器，以控制数据信号和扫描信号的输出时序。 通过上述技术方案，本专利技术实施例所产生的有益效果是:本专利技术实施例通过设计每一移位寄存单元仅包括存储电路、电位控制电路和反相电路，其中电位控制电路和反相电路之间具有第二节点，存储电路和电位控制电路之间具有第二节点，存储电路用于在第一时序信号的控制下选择性将接收的电平信号反相后输出至第二节点，电位控制电路用于为第一节点提供低电平信号，反相电路用于在第二时序信号的控制下选择性将电位控制电路提供的低电平信号反相后输出，由于单个移位寄存单元的结构较为简单，使得多个移位寄存单元串联后形成的移位寄存器所占区域较大，因此有利于液晶显示面板的窄边框或无边框设计，并且简答的结构比较容易确保液晶显示面板的制程良率。 【附图说明】 图1是本专利技术优选实施例的液晶显示装置的结构示意图； 图2是本专利技术第一实施例的移位寄存单元的电路示意图； 图3是本专利技术第二实施例的移位寄存单元的电路示意图； 图4是图2所示移位寄存单元一优选实施例的连接示意图； 图5是施加于图4所不移位寄存单兀的一实施例的讯号时序图。 【具体实施方式】 下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，本专利技术以下所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。 图1是本专利技术优选实施例的液晶显示装置的结构示意图，如图1所示，液晶显示装置10包括液晶显示面板11、为液晶显示面板11提供数据信号的数据驱动电路12以及为液晶显示面板11提供扫描信号的扫描驱动电路13，液晶显示装置10采用GOA(Gate Driveron Array)技术制得数据驱动电路12和扫描驱动电路13分别对应通过多根数据线和多根扫描线与液晶显示面板11连接。 扫描驱动电路13包括移位寄存器，并通过移位寄存器控制数据信号和扫描信号的输出时序。其中，扫描驱动电路13在移位寄存器的控制下依序输出高电平信号至本文档来自技高网...

【技术保护点】
一种移位寄存器，具有多个移位寄存单元，其特征在于，每一所述移位寄存单元包括接收并暂时存储前级讯号的存储电路、电位控制电路以及为液晶显示面板的扫描线充电和放电的反相电路，所述电位控制电路和所述反相电路之间具有第一节点，所述存储电路和所述电位控制电路之间具有第二节点，所述存储电路用于在第一时序信号的控制下选择性将接收的电平信号反相后输出至所述第二节点，所述电位控制电路用于为所述第一节点提供低电平信号，所述反相电路用于在第二时序信号的控制下选择性将所述电位控制电路提供的低电平信号反相后输出。

【技术特征摘要】
1.一种移位寄存器，具有多个移位寄存单元，其特征在于，每一所述移位寄存单元包括接收并暂时存储前级讯号的存储电路、电位控制电路以及为液晶显示面板的扫描线充电和放电的反相电路，所述电位控制电路和所述反相电路之间具有第一节点，所述存储电路和所述电位控制电路之间具有第二节点，所述存储电路用于在第一时序信号的控制下选择性将接收的电平信号反相后输出至所述第二节点，所述电位控制电路用于为所述第一节点提供低电平信号，所述反相电路用于在第二时序信号的控制下选择性将所述电位控制电路提供的低电平信号反相后输出。2.根据权利要求1所述的移位寄存器，其特征在于，所述存储电路包括输入端、第一开关管、第二开关管、第一反相器和第二反相器，所述第一开关管和所述第一反相器之间具有第三节点，所述第一开关管的控制端连接外部电路以接收所述第一时序信号，所述第一开关管的第一端连接所述输入端以接收上一级移位寄存单元的输出信号，所述第一开关管的第二端连接所述第三节点，所述第二开关管的控制端连接所述外部电路以接收所述第一时序信号，所述第二开关管的第一端连接所述第二反相器，所述第二开关管的第二端连接所述第三节点。3.根据权利要求2所述的移位寄存器，其特征在于，所述第一开关管为N型MOS管，所述第一开关管的控制端、第一端和第二端分别为所述N型MOS管的栅极、源极和漏极，所述第二开关管为P型MOS管，所述第二开关管的控制端、第一端和第二端分别为所述P型MOS管的栅极、源极和漏极。4.根据权利要求2所述的移位寄存器，其特征在于，所述第一反相器包括第三开关管和第四开关管，所述第二反相器包括第五开关管和第六开关管，所述第三开关管的控制端连接所述第三节点，所述第三开关管的第一端连接外部电路以接收高电平信号，所述第三开关管的第二端连接所述第二节点，所述第四开关管的控制端连接所述第三节点，所述第四开关管的第一端连接外部电路以接收低电平信号，所述第四开关管的第二端连接所述第二节点，所述第五开关管的控制端连接所述第二节点，所述第五开关管的第一端连接外部电路以接收高电平信号，所述第五开关管的第二端连接所述第二开关管的第二端，所述第六开关管的控制端连接所述第二节点，所述第六开关管的第一端连接外部电路以接收低电平信号，所述第六开关管的第二端连接所述第二开关管的第二端。5.根据权利要求4所述的移位寄存器，其特征在于，所述第三开关管为P型MOS管，所述第三开关管的控制端、第一端和第二端分别为所述P型MOS管的栅极、源极和漏极，所述第四开关管为N型MOS管，所述第四开关管的控制端、第一...

【专利技术属性】
技术研发人员：虞晓江，张鑫，夏军，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44