垂直式晶体管元件及其制作方法技术

本发明专利技术公开一种垂直式晶体管元件及其制作方法，该晶体管元件包括基材、第一源极、漏极、第一栅介电层、第一栅极以及第一掺杂区。基材具有至少一个凸出部。第一源极具有第一电性，形成于基材上。漏极具有第一电性，且位于凸出部上方。第一栅极邻接于凸出部的第一侧壁。第一栅介电层位于第一侧壁和第一栅极之间，且邻接第一源极和漏极第一掺杂区具有第二电性，形成于凸出部下方，且邻接第一源极。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件及其制作方法，且特别是涉及一种垂直晶体管 1:1-8118181:01-)元件及其制作方法。
技术介绍
垂直式晶体管元件，包含纵向堆迭于基材上的源极、栅极与漏极结构。其中，栅极位于上下的源极和漏极之间，使通道垂直于基材水平面。由于通道长度取决于栅极材料沉积的厚薄程度，可以大幅降低晶体管的横向单位面积，增加半导体元件的积成度。 然而，随着关键尺寸下降，场效应晶体管栅极层的厚度也跟着减少，容易因短通道效应，造成元件良率偏低的问题。 因此，有需要提供一种先进的，解决现有技术所面临的问题。
技术实现思路
为解决上述问题，本专利技术一方面是在提供一种垂直式晶体管元件，包括基材、第一源极、漏极、第一栅介电层、第一栅极以及第一掺杂区。基材具有至少一个凸出部。第一源极具有第一电性，形成于基材上。漏极具有第一电性，且位于凸出部上方。第一栅极邻接于凸出部的第一侧壁；第一栅介电层位于第一侧壁和第一栅极之间，且邻接第一源极和漏极。第一掺杂区具有第二电性，形成于凸出部下方，且邻接第一源极。 在本专利技术的一实施例之中，直立式晶体管元件，还包括第二源极、第二栅介电层以及第二栅极。其中第二源极，具有第一电性，形成于基材上，且邻接第一掺杂区。第二栅极邻接于凸出部的第二侧壁。第二栅介电层位于凸第二侧壁与第二栅极之间，且邻接第二源极和漏极。 在本专利技术的一实施例之中，基材具有第二电性，且第一掺杂区的掺杂浓度，实质大于基材的掺杂浓度，且实质小于第一源极的掺杂浓度。在本专利技术的一实施例之中，第一掺杂区的掺杂浓度，实质为…川13^—3。 在本专利技术的一实施例之中，第一电性为？型电性，且第二电性为~型电性。在本专利技术的一实施例之中，第一电性为~型电性，且第二电性为？型电性。 在本专利技术的一实施例之中，凸出部具有高低差。 在本专利技术的一实施例之中，直立式晶体管元件，还包括位于凸出部之中，且邻接漏极，且具有第二电性的一第二掺杂区。 在本专利技术的一实施例之中，第一掺杂区是一种环型布植结构(1^10 1300^6^81:1-1101:111-6)。 本专利技术另一方面是在提供一种垂直式晶体管元件的制作方法，其包含下述步骤:首先提供一基材，并且于基材中形成一凸出部以及位于凸出部下方的一第一掺杂区。接着，于凸出部的一第一侧壁上，形成第一栅介电层和第一栅极。再于凸出部上，形成一漏极，邻接该第一栅介电层，并使其具有与第一掺杂区相异的电性。后续，于基材中形成第一源极，邻接凸出部和第一栅介电层，其中第一源极具有与第一掺杂区相异的电性。 在本专利技术的一实施例之中，形成第一掺杂区以及凸出部的步骤包括，先进行一离子植入制作工艺，在由基材的表面算起的第一深度中，形成第一掺杂区。然后，移除一部分基材，以形成凸出部，并使一部分的第一掺杂区位于凸出部下方。 在本专利技术的一实施例之中，在移除一部分基材之前，还包括于基材的第二深度，植入与第一掺杂区相同电性的第二掺杂区；其中第二深度，实质小于第一深度。 在本专利技术的一实施例之中，形成第一掺杂区以及凸出部的步骤包括，先移除一部分的基材，以形成凸出部；再进行一离子植入制作工艺，于基材之中形成第一掺杂区，并使一部分的第一掺杂区位于凸出部下方。在本专利技术的一实施例之中，第一掺杂区是一种环型布植结构。 在本专利技术的一实施例之中，形成第一栅介电层和第一栅极的步骤包括:先于基材上，依序形成一介电层和一栅极材料层，以覆盖凸出部。之后再以栅介电层为蚀刻停止层，进行无光罩蚀刻。 在本专利技术的一实施例之中，形成第一栅介电层和第一栅极的同时，还包含于凸出部的第二侧壁上，形成第二栅介电层和第二栅极。 在本专利技术的一实施例之中，移除一部分基材的步骤，包含干式蚀刻。 根据上述实施例，本专利技术的是提供一种，其中垂直晶体管包含基材、源极、漏极、栅介电层、栅极。其中，基材具有纵向凸出于基材表面的一凸出部，以及位于凸出部下方的掺杂区。源极具有与掺杂区相异的电性，形成于基材表面上，并邻接凸出部和掺杂区。漏极位于凸出部上方，且具有与掺杂区相异。栅介电层覆盖于凸出部的侧壁上，且邻接源极和漏极。栅极覆盖于栅介电层远离凸出部的外侧。 由于掺杂区的空间结构和操作电性与平面晶体管1:1-8118181:01-)用来消除的短通道效应环型布植结构类似，具有同等效果，可用以消除垂直式晶体管元件，因关键尺寸缩小所造成的短通道效应。因此通过在基材凸出部下方邻接源极的区域，形成电性与源极相反，且掺杂浓度较基材高的掺杂区，来抑制短通道效应的效果，有效提升元件的制作工艺良率，解决现有技术面临的问题，达到上述专利技术目的。 【附图说明】 为让本专利技术的上述和其他目的、特征和优点能更明显易懂，特举数个实施例，并配合所附附图，来加以描述。其中，相同的元件，将采用相同的元件符号来加以标示。附图简单说明如下: 图1八至1？是根据本专利技术的一实施例所绘示的制作垂直式晶体管元件的制作工艺结构剖面示意图； 图2八至2(:是根据本专利技术的另一实施例所绘示的制作垂直式晶体管元件的部分制作工艺结构剖面示意图； 图3八至38是根据本专利技术的又一实施例所绘示的制作垂直式晶体管元件的部分制作工艺结构剖面示意图。 主要元件符号说明 100:垂直式晶体管元件101:基材 10匕:基材表面1016:基材的？型阱区 1010:基材蚀刻后所余留的部分的表面 102:离子植入制作工艺103:掺杂区 105:凸出部1051凸出部的侧壁 10513:凸出部的侧壁106:介电层 107:栅极材料层1083:栅介电层 108、栅介电层109&:栅电极 10%:栅电极110:漏极 1113:源极1116:源极 112:轻掺杂区200:垂直式晶体管元件 202:斜角离子植入制作工艺203:掺杂区 205:凸出部300:垂直式晶体管元件 313:掺杂区314:离子植入制作工艺 ！！1:掺杂区的深度:掺杂区的深度 3:闻低差 【具体实施方式】 本专利技术是在提供一种垂直式晶体管元件，可防晶体管元件因关键尺寸下降，易造成短通道效应的问题。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举数个作为较佳实施例，并配合所附附图，作详细说明如下。 请参照图1八至1？，图1八至1？是根据本专利技术的一实施例所绘示的制作垂直式晶体管元件100的制作工艺结构剖面示意图。其中制作场效应晶体管元件100的方法，包含下述步骤: 首先，提供一基材101。在本专利技术的一些实施例之中，基材101是一硅基材，但在其他实施例之中，基材101可以是由其他半导体材质所构成。 然后，对基材101进行离子植入制作工艺102，于基材101中形成一掺杂区103。例如，在本实专利技术的一些实施例之中，离子植入制作工艺是采用？型掺质，例如硼(8+)掺杂离子，植入基材101之中。但在本专利技术的另一些实施例之中，离子植入制作工艺则是采用~型掺质，例如磷(巧、砷08)或锑(?)等掺杂离子，植入基材101之中。在本实施例之中，是采用？型掺质对基材101的表面1013进行掺杂，用于在基材101的？型阱区1016中，形成一 ？型掺杂区103 (如图1八所绘示)。因此，？型掺杂区103的掺杂浓度，实质大于本文档来自技高网...

【技术保护点】
一种直立式晶体管(vertical transistor)元件，包括：基材，具有至少一凸出部；第一源极，具有一第一电性，形成于该基材上；漏极，具有该第一电性，且位于该凸出部上方；第一栅极，邻接该凸出部的一第一侧壁；第一栅介电层，位于该第一侧壁与该第一栅极之间，且邻接该第一源极和该漏极；以及第一掺杂区，具有一第二电性，形成于该凸出部下方，且邻接该第一源极。

【技术特征摘要】
1.一种直立式晶体管(vertical transistor)元件,包括: 基材，具有至少一凸出部； 第一源极，具有一第一电性，形成于该基材上； 漏极，具有该第一电性，且位于该凸出部上方； 第一栅极，邻接该凸出部的一第一侧壁； 第一栅介电层，位于该第一侧壁与该第一栅极之间，且邻接该第一源极和该漏极；以及 第一掺杂区，具有一第二电性，形成于该凸出部下方，且邻接该第一源极。2.如权利要求1所述的直立式晶体管元件，还包括: 第二源极，具有该第一电性，形成于该基材上，且邻接该第一掺杂区； 第二栅极，邻接该凸出部的一第二侧壁；以及 第二栅介电层，位于该第二侧壁与该第二栅极之间，且邻接该第二源极和该漏极。3.如权利要求1所述的直立式晶体管元件，其中该基材具有该第二电性，且该第一掺杂区具有实质大于该基材，且实质小于该第一源极的一掺杂浓度。4.如权利要求1所述的直立式晶体管元件，其中该第一掺杂区，具有一实质为IXlO13Cnr3的一掺杂浓度。5.如权利要求1所述的直立式晶体管元件，其中该第一电性为P型电性，且该第二电性为N型电性。6.如权利要求1所述的直立式晶体管兀件，其中该第一电性为N型电性,且该第二电性为P型电性。7.如权利要求1所述的直立式晶体管元件，其中该凸出部具有一高低差。8.如权利要求1所述的直立式晶体管元件，还包括一第二掺杂区，具有该第二电性，位于该凸出部之中，且邻接该漏极。9.如权利要求1所述的直立式晶体管元件，其中该第一掺杂区是一环型布植结构(halo pocket structure)。10.一种直立式晶体管元件的制作方法，包含: 提供一基材； 于该基材中形成一凸出部以及位于该凸出部下方的一第一掺杂区； 于该凸出部的一第一侧壁上，形成...

【专利技术属性】
技术研发人员：苏浩，胡航，廖鸿，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71