半导体铁电存储晶体管及其制造方法技术

提供即使是200nm以下的铁电体膜厚存储窗也大且具有优异的数据保持特性和优异的脉冲重写耐性等的FeFET(铁电场效应晶体管)。所述FeFET具有在有源极区(12)和漏极区(13)的半导体基体(10)上依次层叠有绝缘体(11)和栅电极导体(4)的结构，绝缘体(11)是在基体(10)上依次层叠第一绝缘体(1)、第二绝缘体(2)而构成，第二绝缘体(2)的主成分为锶和钙和铋和钽的氧化物。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体铁电存储晶体管、半导体铁电存储器以及半导体铁电存储晶体管的制造方法，特别是涉及晶体管自身具有存储器的功能的半导体铁电存储晶体管及其制造方法。
技术介绍
在栅极绝缘材料中含有铁电体的场效应晶体管(以下称为铁电栅极场效应晶体管；FeFET)，近年来应用于64千比特的NAND型闪速存储器阵列式芯片等，取得了重要的技术性发展。与以往类型的NAND闪速存储器相比，将FeFET应用于NAND闪速存储器(称为Fe-NAND)时，能够使写入电压变为约三分之一，重写次数的耐性格外好。即，Fe-NAND具有作为节能且高重写耐性的存储器的优点。为了作为高集成存储器的存储单元使用，要求FeFET的尺寸缩小。为了实现栅极长度Lg小的FeFET，在制作工艺方面通常需要也减薄含有铁电体的栅极绝缘体的厚度。相对于Lg＝1μm，即使栅极绝缘体的厚度Li为Li＝400nm，栅极绝缘体截面的纵横比也低为A＝Li/Lg＝0.4，阶差形成蚀刻、阶差被覆成膜等的制作工艺的困难度小，但若变得微细直至Lg＝100nm，则在Li＝400nm时A＝4，制作工艺的困难度增加。在高集成存储器中，Lg跌破100nm，要求50nm以下的尺寸，必然地要求使Li较小。由专利文献1公开了：在硅(Si)基板上形成绝缘缓冲层Hf-Al-O，进而在该绝缘缓冲层上形成铁电体层，进而在该铁电体层上形成了栅极金属的晶体管，为数据保持特性、脉冲重写耐性优异的铁电栅极场效应晶体管。栅极金属为Pt、铁电体层材料为SrBi2Ta2O9、绝缘缓冲层为Hf-Al-O的在Si基板上形成的Pt/SrBi2Ta2Og/Hf-Al-O/Si的结构的FeFET，如公开专利文献1的实施例所示，当铁电体层的厚度为400nm时，FeFET的漏极电流Id相对于栅极电压Vg的特性(Id-Vg特性)显示出的存储窗(Memory Window)为1.6V。就n沟道的FeFET而言，使Vg从负向正增加而测定出的Id-Vg曲线、和使Vg从正向负减少而测定出的Id-Vg曲线显示不同的轨迹，并具有不同的阈值电压(Threshold Voltage)。换言之，使Vg从负向正变化再返回到负(或者，从正向负变化再返回到正)而测定出的Id-Vg曲线，描绘出磁滞曲线。这些阈值电压的差为存储窗。在本申请说明书中将在该不同的两个轨迹上Id＝1×10-6A时的电压作为阈值电压，其差作为存储窗。另外，在很多情况下，不论在比阈值电压小的被称为亚阈值电压的区域的哪处进行比较，存储窗的大小都基本不变。对与上述不同的阈值电压相当的两个状态分配理论状态“0”和“1”。哪个为“1”哪个为“0”因为每次能够定义因此并不重要。1.6V的存储窗对于识别上述两个状态可以说是充分的。在将多个FeFET排列成为阵列状作为高密度存储器使用时，各个FeFET的与上述两个状态相当的两个阈值电压的偏差成为问题。FeFET的阈值电压的偏差原因有栅极尺寸、膜厚的偏差等各种各样的因素。当多个FeFET的存储窗的平均值，与阈值的各个偏差比较，不能忽视的程度地变小时，有时构成高集成存储器的FeFET的“0”和“1”的识别产生错误。一般地希望构成高集成存储器的FeFET的存储窗较大。在先技术文献专利文献专利文献1：特开2004-304143号公报非专利文献非专利文献1：Materials Letters vol.62 pp.2891-2893 2008年非专利文献2：Materials Letters vol.62 pp.3243-3245 2008年非专利文献3：Materials Chemistry and Physics vol.110 pp.402-405 2008年非专利文献4：Applied Physics Express vol.1 Article Number 051601 2008年非专利文献5：Journal of Crystal Growth vol.310 pp.2520-2524 2008 年非专利文献6：Applied Physics Letters vol.92 Article Number 192905 2008年非专利文献7：Journal of Alloys and Compounds vol.458 pp.500-503 2008年非专利文献8：International Journal of Modern Physics B vol.19 pp.3173-3183 2005年非专利文献9：Journal of Applied Physics vol.103 Article Number 084108 2008年非专利文献10：Applied Physics Letters vol.78 pp.2925-2927 2001年
技术实现思路
当以高集成的存储器为目标时，需要栅极长度Lg跌破100nm那样的FeFET。但是，如上述那样从制作工艺上的理由出发，优选避开比值A大的构成。优选使Pt/SrBi2Ta2O9/Hf-Al-O/Si的结构的FeFET的铁电体SrBi2Ta2O9的膜厚为200nm以下，但如后面的参照例所示，使铁电体膜厚小时，存储窗变小。由于也能够基于抑制构成高集成存储器的多个FeFET的阈值电压的偏差的控制电路设计来想办法，因此使用了200nm膜厚的SrBi2Ta2O9的FeFET在实用上未必不合适，但维持优异的数据保持特性和优异的脉冲重写耐性等的FeFET本来具有的优异性能，并且即使是200nm以下的铁电体膜厚，存储窗也大的铁电体材料的开发是应解决的课题。由具有悬浮栅极的FET构成且作为现在批量生产的主流的NAND闪速存储器，脉冲重写次数为1万次(104次)左右，因此在本申请专利技术的器件中，要求具有脉冲重写次数明确地超过10万次的特性。铁电体材料的基本性能，如图42(a)所示，对施加的电场(E)和与其应答的铁电体用电极化(P)的关系(P-E曲线)表示。当使电场在-E-scanmax和E+scanmax之间扫描时，铁电体的电极化描绘出如图42(a)那样的磁滞曲线，在E＝E+scanmax时P取最大值P+max，在E＝-E-scanmax时取负方向的最大值-P-max。右侧的磁滞曲线中P＝0时的电场为矫顽电场Ec。当使-E-scanmax和E+scanmax大时，-P-max和P+max也变大。如果施加的-E-scanmax和E+scanmax在给予本文档来自技高网...

【技术保护点】
一种半导体铁电存储晶体管，具有在有源极区和漏极区的半导体基体上依次层叠有绝缘体和栅电极导体的结构，该半导体铁电存储晶体管的特征在于，所述绝缘体包含铁电性绝缘体，所述铁电性绝缘体包含锶和钙和铋和钽的氧化物。

【技术特征摘要】
【国外来华专利技术】2012.06.05 JP 2012-1276501.一种半导体铁电存储晶体管，具有在有源极区和漏极区的半导体基
体上依次层叠有绝缘体和栅电极导体的结构，该半导体铁电存储晶体管的
特征在于，所述绝缘体包含铁电性绝缘体，所述铁电性绝缘体包含锶和钙
和铋和钽的氧化物。
2.根据权利要求1所述的半导体铁电存储晶体管，其特征在于，所述
绝缘体是在所述基体上依次层叠第一绝缘体、第二绝缘体而构成，所述第
二绝缘体的主成分为所述锶和钙和铋和钽的氧化物。
3.根据权利要求1所述的半导体铁电存储晶体管，其特征在于，所述
绝缘体是在所述基体上依次层叠第一绝缘体、第二绝缘体、第三绝缘体而
构成，所述第二绝缘体的主成分为所述锶和钙和铋和钽的氧化物。
4.根据权利要求1～3的任一项所述的半导体铁电存储晶体管，其特征
在于，在所述锶和钙和铋和钽的氧化物中，钙元素相对于锶元素的比率为
三分之二以下。
5.根据权利要求1～3的任一项所述的半导体铁电存储晶体管，其特征
在于，所述锶和钙和铋和钽的氧化物具有铋层状钙钛矿型的晶体结构。
6.根据权利要求2或3所述的半导体铁电存储晶体管，其特征在于，
所述第一绝缘体为铪氧化物、铪和铝的氧化物、含有铪的氧化物、锶和钛
的氧化物、这些氧化物中的任意两种以上的复合氧化物、或者这些氧化物
中的任意两...

【专利技术属性】
技术研发人员：酒井滋树，张，高桥光惠，
申请(专利权)人：独立行政法人产业技术综合研究所，
类型：发明
国别省市：日本;JP