本发明专利技术提供一种SPI闪速存储器的数据读写管理方法以及数据读写管理装置，SPI闪速存储器具有封装体，封装体内封装有控制器以及NANDFlash存储器，控制器的通信接口及电源接口与封装体的引脚连接，该方法包括控制器将接收的SPI闪速存储器的逻辑地址转换成NANDFlash存储器的物理地址；控制器将接收的数据写入到物理地址对应的存储区域或者从物理地址对应的存储区域读取数据。该装置包括地址映射模块，将控制器接收的SPI闪速存储器的逻辑地址转换成NANDFlash存储器的物理地址，还设有数据读写模块，将控制器接收的数据写入到物理地址对应的存储区域或者从物理地址对应的存储区域读取数据。本发明专利技术可提高SPI存储器的通用性，并延长其使用寿命。
【技术实现步骤摘要】
【专利摘要】本专利技术提供一种SPI闪速存储器的数据读写管理方法以及数据读写管理装置，SPI闪速存储器具有封装体，封装体内封装有控制器以及NANDFlash存储器，控制器的通信接口及电源接口与封装体的引脚连接，该方法包括控制器将接收的SPI闪速存储器的逻辑地址转换成NANDFlash存储器的物理地址；控制器将接收的数据写入到物理地址对应的存储区域或者从物理地址对应的存储区域读取数据。该装置包括地址映射模块，将控制器接收的SPI闪速存储器的逻辑地址转换成NANDFlash存储器的物理地址，还设有数据读写模块，将控制器接收的数据写入到物理地址对应的存储区域或者从物理地址对应的存储区域读取数据。本专利技术可提高SPI存储器的通用性，并延长其使用寿命。【专利说明】SPI闪速存储器的数据读写管理方法及数据读写管理装置
本专利技术涉及数据处理领域，具体地，是SPI闪速存储器的数据读写管理方法以及数据读写管理装置。
技术介绍
现在的便携式电子设备，诸如MP3音乐播放器、手机、平板电脑等大量使用嵌入式芯片，嵌入式芯片可以视为一个嵌入式系统，其包括一个嵌入式的微控制器(MCU)以及非易失性存储器，非易失性存储器通常是闪速存储器(Flash)。现有的SPI闪速存储器是一种小容量、封装简单、使用方便、可重复烧录的非易失性存储器件，其存储容量由IMB到16MB不等,但生产成本随着容量的增大而迅速升高。 现有的SPI闪速存储器需要迅速地响应嵌入式控制的读写请求，通常其存储结构为NOR Flash，也称作SPI NOR Flash存储器。嵌入式芯片启动的时候，嵌入式微控制器将存储在SPI NOR Flash存储器中的程序读取到微控制器中，并在随机存储器(RAM)中运行。随着嵌入式芯片的功能越来越强大，需要存放在SPI NOR Flash存储器的数据除了越来越庞大的程序文件外，还包括越来越多的音频和视频数据，因此，现有的SPI NOR Flash存储器的容量越来越难满足现在的电子产品的要求。 NAND Flash存储器是一种大容量、低成本、可重复烧录的非易失性存储器件，但是NAND Flash存储器访问方式复杂，输入输出端口较多，工作时需要强大的纠错能力，且数据存储管理难度大，存储方式复杂。为了满足巨大的程序和数据容量需求，现有的一些嵌入式芯片采用NAND Flash存储器替换现有的SPI NOR Flash存储器作为嵌入式芯片的非易失性存储器件，但嵌入芯片的生产成本因此而大幅增加，嵌入式芯片的开发难度也越来越大。 为了解决存储容量和成本的矛盾，人们研发了一种称为SPI NAND Flash存储器的SPI闪速存储器，将NAND Flash存储器和微控制器封装在一起，并应用到嵌入式芯片中。进行数据读写时，现有SPI NAND Flash存储器通常只会简单地将SPI的地址转换成NANDFlash存储器的存储地址并进行访问。 然而，这种SPI NAND Flash存储器只解决了 SPI NOR Flash存储器的存储容量问题，但是并不能有效地对SPI闪速存储器的地址进行有效管理，影响SPI闪速存储器的数据读写速度。 另外，NAND Flash存储器具有的坏块特性，即不宜长时间对同一固定区域进行擦写的特性，且NAND Flash存储器还具有类型多样的特性，即存储页容量、块容量多样化的特性，等导致了嵌入式系统的难以实现像SPI NOR Flash存储器一样的通用化管理SPI NANDFlash存储器，从而限制了 SPI NAND Flash存储器的应用范围。
技术实现思路
本专利技术的主要目的是提供一种对数据读写管理规范且易于实现的SPI闪速存储器的数据读写管理方法。 本专利技术的另一目的是提供一种便于闪速存储器被访问的SPI闪速存储器的数据读写管理装置。 为了实现上述的主要目的，本专利技术提供的SPI闪速存储器的数据读写管理方法中，SPI闪速存储器具有封装体，封装体内封装有控制器以及与控制器电连接的NAND Flash存储器，控制器的通信接口及电源接口与封装体的引脚连接，其中，该方法包括:控制器将接收的SPI闪速存储器的逻辑地址转换成NAND Flash存储器的物理地址；控制器将接收的数据写入到物理地址对应的存储区域或者从物理地址对应的存储区域读取数据。 由上述方案可见，通过对SPI闪速存储器的逻辑地址转换成NAND Flash存储器的物理地址，并根据物理地址对NAND Flash存储器的数据进行读写操作，可以有效地建立逻辑地址与物理地址的对应关系，规范SPI闪速存储器的数据读写，提高SPI闪速存储器的读写速度。 进一步的方案是，控制器记录NAND Flash存储器每一存储区域的擦写次数，向物理地址对应的存储区域写入数据后，控制器更新该物理地址的存储区域的擦写次数；向NAND Flash存储器写入数据时，控制器挑选擦写次数最少的存储区域写入数据。 由此可见，通过选择擦写次数最少的存储区域写入数据，可以避免SPI闪速存储器对同一存储区域过多的擦写，避免部分存储区域因擦写次数过多而导致整个NAND Flash存储器无法使用的问题，从而提高SPI闪速存储器通用性，同时延长SPI闪速存储器的使用寿命。 进一步的方案是，控制器挑选擦写次数最少的存储区域的步骤包括:向物理地址对应的存储区域写入数据前，控制器判断该存储区域的擦写次数是否高于阈值，如是，查找擦写次数最少的存储区域的新的物理地址；向新的物理地址写入数据后，更新物理地址与逻辑地址的映射关系。 由此可见，只有判断某一存储区域的擦写次数高于特定的阈值时才选择擦写次数最少的存储区域存储待写入的数据，避免每一次写入数据的时候进行选择，从而提高数据的写入速度。 更进一步的方案是，NAND Flash存储器具有映射表存储区域，控制器向映射表存储区域写入数据前，判断映射表存储区域的某一存储区域的擦写次数高于阈值时，查找擦写次数最少的映射表存储区域内新的物理地址并向新的物理地址对应的存储区域写入数据。 可见，对NAND Flash存储器的映射表存储区域也采用选择擦写次数最少的存储区域写入数据，可以避免映射表存储区域出现过早损坏的情况，延长SPI存储器的使用寿命。 更进一步的方案是，SPI闪速存储器首次上电后，控制器对NAND Flash存储器的所有存储区域进行扫描，屏蔽已损坏的存储区域，建立可用存储区域的物理地址与SPI闪速存储器的逻辑地址的映射关系。 由于SPI闪速存储器首次上电后即屏蔽已经损坏的区域，避免数据写入到已经损坏的存储区域内，可以有效避免写入到SPI存储器的数据的损坏。 为实现上述的另一目的，本专利技术提供的SPI闪速存储器的数据读写装置中，SPI闪速存储器具有封装体，封装体内封装有控制器以及与控制器电连接的NAND Flash存储器，控制器的通信接口及电源接口与封装体的引脚连接；其中，该装置包括地址映射模块，将控制器接收的SPI闪速存储器的逻辑地址转换成NAND Flash存储器的物理地址，还设有数据读写模块，将控制器接收的数据写入到物理地址对应的存储区域或者从物理地址对应的存储区域读取数据。 由上述方案可见，SPI闪速存储器数据读写时，本文档来自技高网...
【技术保护点】
SPI闪速存储器的数据读写管理方法，所述SPI闪速存储器具有封装体，所述封装体内封装有控制器以及与所述控制器电连接的NAND Flash存储器，所述控制器的通信接口及电源接口与所述封装体的引脚连接；其特征在于，该方法包括：所述控制器将接收的所述SPI闪速存储器的逻辑地址转换成所述NAND Flash存储器的物理地址；所述控制器将接收的数据写入到所述物理地址对应的存储区域或者从所述物理地址对应的存储区域读取数据。
【技术特征摘要】
【专利技术属性】
技术研发人员：龚成，
申请(专利权)人：珠海煌荣集成电路科技有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。