一种半导体接触孔的刻蚀方法技术

本发明专利技术涉及一种采用三明治结构的半导体接触孔的刻蚀方法。包括提供一基底，基底上形成有多个导电结构；于基底上形成一覆盖基底和导电结构的第一SiN层；于第一SiN层上方形成SiO2层；于SiO2层上方形成第二SiN层；于第二SiN层上方沉积形成一SiO2的ILD层；平坦化ILD层，并于ILD层表面形成ILD cap层；ILD cap层从上而下依次包括有光刻胶层和抗反射涂层，于光刻胶层中刻蚀形成接触孔图案；八、利用接触孔图案进行刻蚀，以将各导电结构及位于导电结构两侧的源/漏极予以外露。本发明专利技术的优点是：避免采用采用的单一介质的SiN或者双层介质，使得基底表面的硅氧化物和STI层损耗数量减少。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及一种采用三明治结构的半导体接触孔的刻蚀方法。包括提供一基底，基底上形成有多个导电结构；于基底上形成一覆盖基底和导电结构的第一SiN层；于第一SiN层上方形成SiO2层；于SiO2层上方形成第二SiN层；于第二SiN层上方沉积形成一SiO2的ILD层；平坦化ILD层，并于ILD层表面形成ILD cap层；ILD cap层从上而下依次包括有光刻胶层和抗反射涂层，于光刻胶层中刻蚀形成接触孔图案；八、利用接触孔图案进行刻蚀，以将各导电结构及位于导电结构两侧的源/漏极予以外露。本专利技术的优点是：避免采用采用的单一介质的SiN或者双层介质，使得基底表面的硅氧化物和STI层损耗数量减少。【专利说明】
本专利技术涉及半导体制造领域。具体的涉及一种采用三明治结构的半导体材料作为接触孔刻蚀停止层的刻蚀方法。
技术介绍
对于接触孔刻蚀的刻蚀阻挡层的选择多为单一介质的SiN层，业界也有因为对于漏电方面的高要求而采用S1N或者SiN-S1N复合层代替SiN的案例。无论是SiN或者S1N-SiN复合刻蚀阻挡层，在摩尔定律对于芯片面积的不断挤压的压力下，其厚度随着沟道长度一起变小，从而对于层间介质层(ILD)对接触孔蚀刻停止层(CESL)的选择比提出了更高的要求，但是无论是采用PR(光刻胶)或者HM(硬掩膜)等光刻方案，层间介质层(ILD)对于接触孔蚀刻停止层(CESL)的选择比的提高是有极限的，因此当前层出现工艺错失，t匕如光刻套刻偏差过大或者金属硅化物厚度不够时，则会对浅沟槽隔离结构(STI)和底部硅化物层造成更大的损耗，从而影响对应的诸如击穿电压和接触电阻，造成器件失效。
技术实现思路
针对现有技术的不足，本专利技术提供本专利技术从刻蚀阻挡层重构着眼，采用新型的复合结构的阻挡层以减少浅沟槽隔离结构(STI)和底部硅化物层的损伤。具体技术方案为: ，其中:包括如下步骤: 步骤一、提供一基底，所述基底上形成有多个导电结构； 步骤二、于所述基底上形成一覆盖所述基底和导电结构的第一 SiN层； 步骤三、于所述第一 SiN层上方形成S12层； 步骤四、于所述S12层上方形成第二 SiN层； 步骤五、于所述第二 SiN层上方沉积形成一 S12的ILD层； 步骤六、平坦化所述ILD层，并于所述ILD层表面形成ILD cap层； 步骤七、所述ILD cap层从上而下依次包括有光刻胶层和抗反射涂层，于所述光刻胶层中刻蚀形成接触孔图案； 步骤八、利用所述接触孔图案进行刻蚀，以将各导电结构及位于导电结构两侧的源/漏极予以外露。 优选地，所述步骤二，和/或所述步骤三，和/或所述步骤四中，采用等离子体增强化学气相沉积工艺，以形成第一 SiN层，和/或S12层，和/或第二 SiN层，和/或ILD层。 优选地,所述第一 SiN层所承受的拉应力或压应力的范围O?lOGpa。 优选地，所述步骤五中，采用高纵深比制程工艺或高密度等离子工艺生成所述ILD层。 优选地，所述步骤六中，所述平坦化为化学机械研磨工艺。 优选地，采用等离子体增强化学气相沉积工艺于所述ILD层表面形成ILD cap层。 优选地，于步骤八中，采用分步刻蚀的方法形成所述接触孔；包括 步骤八一、图案化所述光刻胶层和所述抗反射涂层(BARC)； 步骤八二、以光刻胶层为掩膜，以所述第一 SiN层为停止层对所述ILD层进行图案化刻蚀； 步骤八三、灰化剥离所述光刻胶层并移除所述抗反射涂层； 步骤八四、以所述S12层为停止层，图案化刻蚀所述第一 SiN层； 步骤八五、以所述第二 SiN层为停止层，图案化刻蚀所述S12层； 步骤八六、以所述基底表面为停止层，图案化刻蚀所述第二 SiN层。 优选地，所述步骤八四、所述步骤八六中，采用CH3F气体进行刻蚀。 优选地，所述步骤八五中，采用C4F6气体进行刻蚀。 与现有技术相比，本专利技术的优点是:采用三明治结构的复合刻蚀阻挡层，三明治结构为第一 SiN层，S12层和第二 SiN硅的的复合阻挡层。避免采用采用的单一介质的SiN或者双层介质，减少基底表面的浅沟槽隔离结构(STI)和底部硅化物层损耗。同时采用CH3F气体图案化刻蚀第一 SiN层、第二 SiN层，采用C4F6气体图案化刻蚀S12层，刻蚀精确，进一步提闻器件的电性能。 【专利附图】【附图说明】 图1为本专利技术的接触孔刻蚀前的半导体结构图； 图2为本专利技术的接触孔刻蚀后的半导体结构图。 【具体实施方式】 下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。 如图1、2所示，，其特征在于:包括如下步骤 步骤一、提供一基底1，所述基底I上形成有多个导电结构。在半导体领域中，该基底I为半导体衬底，在衬底上形成有栅极和侧墙；基底中定义有AA (active area,有源区)区，相邻的AA区之间通过浅沟隔离区(STI)进行隔离，。在栅极底部两侧的衬底中分别形成源极(source)和漏极(darin)，且在栅极顶部和源/漏极顶部均形成有金属硅氧化物。 步骤二、于所述基底上形成一覆盖所述基底和导电结构的第一 SiN层；进一步地，可采用等离子体增强化学气相沉积工艺于所述基底I上形成一覆盖所述基底I的第一 SiN层2 ;可选但非限制，所述第一 SiN层2所承受的拉应力或压应力的范围O?lOGpa。 步骤三、于所述第一 SiN层2上方形成S12层3 ;进一步地，可采用等离子体增强化学气相沉积工艺于所述第一 SiN层2上方形成S12层3。 步骤四、于所述S12层3上方形成第二 SiN层4 ;进一步地，可采用等离子体增强化学气相沉积工艺于于所述S12层上方形成第二 SiN层4。 步骤五、于所述第二 SiN层4上方沉积形成一材质为S12的ILD层5 ;可采用高纵深比制程工艺或高密度等离子工艺生成所述ILD层5。 步骤六、平坦化所述ILD层5,并于所述ILD层5表面形成ILD cap层6 ;进一步地，所述平坦化为化学机械研磨工艺。 步骤七、所述ILD cap层6从上而下依次包括有光刻胶层61和抗反射涂层62，于所述光刻胶层61上端刻蚀形成接触孔图案；进一步地，采用等离子体增强化学气相沉积工艺于所述ILD层5表面形成ILD cap层6。可选但非限制，上述的光刻胶层还可用其他材质进行替换，例如图案化的硬掩膜层(HM，hard mask)或者APF。 步骤八、利用所述接触孔图案进行刻蚀，以将各导电结构及位于导电结构两侧的源/漏极予以外露。例如利用所述接触孔图案进行刻蚀的过程中，不断对ILD层5、第二 SiN层4、Si02层3、第一 SiN层2进行刻蚀，以将各导电结构及位于导电结构两侧的源/漏极予以外露，用于形成接触孔，之后在接触孔内填充金属作为金属互连。 进一步地，于步骤八中，采用分步刻蚀的方法形成所述接触孔；包括 步骤八一、图案化所述光刻胶层61和所述抗反射涂层(BARC)层62 ； 步骤八二、以光刻胶层61为掩膜，以所述第一 SiN层2为停止层对所述ILD层5进行图案化刻蚀； 步骤八三、灰化剥离所述光刻胶层61 ； 步骤八四、以所述Si02层3为停止层，图案化刻蚀所述第一 SiN层2 ;进一本文档来自技高网...

【技术保护点】
一种半导体接触孔的刻蚀方法，其特征在于：包括如下步骤：步骤一、提供一基底，所述基底上形成有多个导电结构；步骤二、于所述基底上形成一覆盖所述基底和导电结构的第一SiN层；步骤三、于所述第一SiN层上方形成SiO2层；步骤四、于所述SiO2层上方形成第二SiN层；步骤五、于所述第二SiN层上方沉积形成一SiO2的ILD层；步骤六、平坦化所述ILD层，并于所述ILD层表面形成ILD cap层；步骤七、所述ILD cap层从上而下依次包括有光刻胶层和抗反射涂层，于所述光刻胶层中刻蚀形成接触孔图案；步骤八、利用所述接触孔图案进行刻蚀，以将各导电结构及位于导电结构两侧的源/漏极予以外露。

【技术特征摘要】

【专利技术属性】
技术研发人员：李程，杨渝书，黄海辉，秦伟，高慧慧，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31