MOSFET源极/漏极区中的δ掺杂层制造技术

本发明专利技术公开的晶体管包括栅极端子、源极端子和漏极端子。源极和漏极端子中的至少一个具有分层结构，分层结构包括端子层和中间层。端子层具有顶面和底面。中间层位于端子层内，位于顶面和底面之间并且与顶面和底面间隔开，中间层定向为垂直于电流，并且小于端子层厚度的十分之一。所述端子层和所述中间层包括共同的半导体化合物以及共同的掺杂剂，并且中间层中的掺杂剂的浓度在端子层中的掺杂剂的平均浓度的十倍以上。本发明专利技术还提供了MOSFET源极/漏极区中的δ掺杂层。

【技术实现步骤摘要】
MOSFET源极/漏极区中的δ掺杂层
本专利技术涉及晶体管的构造和制造，更具体地，涉及晶体管的外延生长端子。
技术介绍
通过使用金属有机化学汽相沉积(MOCVD)难以实现原位高η型II1-V掺杂(>lX102°/cm3)生长。较低的η型II1-V源极/漏极端子具有较高的接触电阻和较低的器件性能。
技术实现思路
本专利技术实施例提供的晶体管包括栅极端子、源极端子和漏极端子。源极和漏极端子中的至少一个具有包括端子层和中间层的分层结构。端子层具有顶面和底面。中间层在端子层内、位于顶面和底面之间并与顶面和底面分隔开，中间层被定向为与电流相垂直，并且小于端子层厚度的十分之一。端子层和中间层包括共同的半导体化合物和共同的掺杂齐[J，中间层中的掺杂剂的浓度为端子层中的掺杂剂的平均浓度的十倍以上。 根据本专利技术的一个方面，提供了一种晶体管，包括: 栅极端子； 源极端子；以及 漏极端子； 其中，所述源极端子和所述漏极端子中的至少一个具有分层结构，所述分层结构包括: 具有顶面和底面的端子层；以及 位于所述端子层内的中间层，所述中间层位于所述顶面和所述底面之间并且与所述顶面和所述底面分隔开，所述中间层定向为与电流相垂直、并且小于所述端子层的厚度的十分之一；以及 其中，所述端子层和所述中间层包括共同的半导体化合物和共同的掺杂剂，并且所述中间层中的掺杂剂的浓度比所述端子层中的掺杂剂的平均浓度大十倍以上。 在可选实施例中，所述半导体化合物为II1-V化合物。 在可选实施例中，所述II1-V化合物为InGaAs。 在可选实施例中，所述掺杂剂为η型掺杂剂。 在可选实施例中，所述掺杂剂为硅。 在可选实施例中，所述端子层中的掺杂剂的浓度在整个所述端子层中是均一的。 在可选实施例中，所述端子层在所述中间层上方具有一个均一的掺杂浓度并且在所述中间层下方具有不同的均一的掺杂浓度。 在可选实施例中，所述端子层具有从所述端子层的一个端表面至所述端子层的相对的端表面平滑增加的掺杂浓度。 在可选实施例中，所述中间层为一个原子层厚度。 在可选实施例中，所述源极端子和所述漏极端子都具有分层结构。 [0021 ] 在可选实施例中，所述源极端子和所述漏极端子具有相同的结构。 在可选实施例中，所述中间层与所述底面的间距是所述中间层与所述顶面的间距的两倍。 在可选实施例中，所述中间层为第一中间层，并且所述晶体管还包括一个或多个额外的中间层，每个所述额外的中间层都在所述端子层内、位于所述顶面和所述第一中间层之间并且与所述顶面和所述第一中间层分隔开，每个所述额外的中间层均定向为垂直于电流，每个所述额外的中间层的厚度小于所述端子层的厚度的十分之一，并且包括共同的半导体化合物和共同的掺杂剂，每个所述额外的中间层的掺杂浓度均为所述端子层的平均掺杂浓度的至少十倍。 在可选实施例中，所述第一中间层具有与所述一个或多个额外的中间层中的至少一个不同的掺杂浓度。 在可选实施例中，所述第一中间层具有与所述一个或多个额外的中间层中的至少一个不同的厚度。 在可选实施例中，所述端子层和所述中间层是外延生长的。 在可选实施例中，所述共同的半导体化合物为InGaAs，所述掺杂剂为硅，所述端子具有均一的约为5X1019/cm3的硅掺杂浓度，以及所述中间层为一个原子层厚度并且具有约为IxlO1Vcm2的硅掺杂浓度。 根据本专利技术的另一方面，还提供了一种制造晶体管的源极端子或漏极端子的方法，所述方法包括: 外延生长所述端子的下层； 在所述下层的上方外延生长所述端子的中间层； 在所述中间层的上方外延生长所述端子的上层； 其中，所述上层和所述下层共同构成端子层，并且所述中间层小于所述端子层的厚度的十分之一，所述端子层和所述中间层包括共同的半导体化合物和共同的掺杂剂，所述中间层中的掺杂剂的浓度比所述端子层中的掺杂剂的平均浓度大十倍以上。 在可选实施例中，所述半导体化合物为II1-V化合物并且所述掺杂剂为η型掺杂剂。 在可选实施例中，所述中间层为一个原子层厚度。 【附图说明】 图1是第一 MOSFET的图，第一 MOSFET包括不具有中间层的源极和漏极。 图2是第二 MOSFET的图，第二 MOSFET包括具有一个中间层的源极和漏极。 图3是第三MOSFET的图，第三MOSFET包括具有两个中间层的源极和漏极。 图4是能带图，示出了第一、第二和第三MOSFET的导带和价带边缘(Ec和Εν)。 【具体实施方式】 图中示出的设备具有作为权利要求中引述的元件的例子的部分。设备包括本领域技术人员能够如何制造和使用所要求的专利技术的例子。此处描述它们以提供实现以及最佳模式然而并不施加权利要求中未引述的限制。 图1是第一示例半导体器件I的原理图，在该情况下第一示例半导体器件I是第一场效应晶体管(FET)，并且更具体地为金属氧化物半导体FET (M0SFET)。该第一 MOSFET包括连续层一衬底12、缓冲13、反向阻挡14以及沟道15—每一连续层外延生长在前一层上方并覆盖前一层。在该例子中，缓冲13是半绝缘体。反向阻挡14是包括InAlAs (indiumaluminum arsenide,砷化招铟)化学化合物的半绝缘体。沟道15是包括InGaAs (indiumgallium arsenide,砷化铟镓)化学化合物的半导体材料，掺杂有掺杂浓度为2xl018/cm3的硅。三个端子一栅极20、源极21和漏极22—外延生长在衬底上方。 源极和漏极端子21、22各自包括对两个端子是共同(S卩，相同)的半导体材料的端子层30。半导体材料可为II1-V化合物，在这个例子中为InGaAs。InGaAs掺杂了对两个端子是共同(即，相同)的掺杂齐U。在这个例子中，掺杂剂为η型掺杂剂(如图1中以“Ν+”所指示的)，诸如硅。硅掺杂剂的浓度在整个端子层30是均一的，为5X1019/cm3。源极和漏极21、22各自在它们的顶端31处具有顶面并且在它们的底端32处具有底面。电流可以从端部31和32的一个流到另一个。在这个例子中，端子层30的厚度(从顶面31到底面32)为45nm。 图2是第二示例M0SFET2的图，其具有与第一 M0SFET1 (图1)相似的构造。图2中的元件标注了与图1中的相应元件相同的参考数字。 第二 M0SFET2具有与第一 M0SFET1相同的源极和漏极端子层30。第二 M0SFET2与第一 M0SFET1的不同在于，每个端子层30被中间层40分隔。中间层40在端子层30内并且位于端子层的顶面31和底面32之间并且与顶面31和底面32分隔开。中间层40与顶面31和底面32平行，并且定向为与电流相垂直。 每个中间层40可小于端子层30的厚度的十分之一，并且小于六个原子层厚度。也即，在这个例子中，其是一个原子层厚度的δ掺杂层。 中间层40将端子层30分隔为上层部分45U和下层部分45L。中间层40覆盖下层部分45L并且位于上层部分45U下方。中间层40外延生长在下层45L上方，并且上层部分45U外延生长在中间层40上方。 中间层40包括与端子层30相同的半导体化合物一InGaAs，并且掺杂有与端子层3本文档来自技高网...

【技术保护点】
一种晶体管，包括：栅极端子；源极端子；以及漏极端子；其中，所述源极端子和所述漏极端子中的至少一个具有分层结构，所述分层结构包括：具有顶面和底面的端子层；以及位于所述端子层内的中间层，所述中间层位于所述顶面和所述底面之间并且与所述顶面和所述底面分隔开，所述中间层定向为与电流相垂直、并且小于所述端子层的厚度的十分之一；以及其中，所述端子层和所述中间层包括共同的半导体化合物和共同的掺杂剂，并且所述中间层中的掺杂剂的浓度比所述端子层中的掺杂剂的平均浓度大十倍以上。

【技术特征摘要】
2013.09.12 US 14/025,1341.一种晶体管，包括: 栅极端子； 源极端子；以及 漏极端子； 其中，所述源极端子和所述漏极端子中的至少一个具有分层结构，所述分层结构包括: 具有顶面和底面的端子层；以及 位于所述端子层内的中间层，所述中间层位于所述顶面和所述底面之间并且与所述顶面和所述底面分隔开，所述中间层定向为与电流相垂直、并且小于所述端子层的厚度的十分之一；以及 其中，所述端子层和所述中间层包括共同的半导体化合物和共同的掺杂剂，并且所述中间层中的掺杂剂的浓度比所述端子层中的掺杂剂的平均浓度大十倍以上。2.根据权利要求1所述的晶体管，其中，所述半导体化合物为II1-V化合物。3.根据权利要求2所述的晶体管，其中，所述II1-V化合物为InGaAs。4.根据权利要求1所述的晶体管，其中，所述掺杂剂为η型掺杂剂。5.根据权利要求4所述...

【专利技术属性】
技术研发人员：林宏达，黄懋霖，王立廷，王建勛，陈孟谷，林群雄，蔡邦彦，张惠政，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71