本发明专利技术公开了一种自适应电流倍增电路及集成该电路的低压差线性稳压器，先通过恒定偏置电压生成电路用于生成NMOS管和PMOS管的恒定偏置电压，迟滞电流比较器再采集小部分负载电流，与恒定电流比较，当负载轻载时，迟滞电流比较器关断自适应电流倍增生成电路，自适应电流倍增电压VBPA为升高，低压差线性稳压器运算放大器偏置电流降低，从而保证稳定并减小静态功耗；当负载由中载到重载时，迟滞电流比较器开启自适应电流倍增生成电路，自适应电流倍增电压VBPA降低，运算放大器偏置电流增加到轻载时的特定倍数，低压差线性稳压器的增益带宽积增加，瞬态响应性能增强。
【技术实现步骤摘要】
一自适应电流倍增电路及集成该电路的低压差线性稳压器
本专利技术属于电源管理
，更为具体地讲，涉及一种自适应电流倍增电路及 集成该电路的低压差线性稳压器。
技术介绍
低压差线性稳压器是电源管理系统的重要组成部分，具有瞬态响应速度快、静态 电流低、结构简单等优点，为一些噪声敏感的电路，如医疗电子电路等，提供干净、稳定的能 源。 常规低压差线性稳压器在输出端需要一个容值为0. 1?IOyF的片外滤波电容， 该电容使低压差线性稳压器的主极点位于输出端，保证低压差线性稳压器稳定，同时也可 以吸收瞬态转换期间的输出电压过冲和下冲。然而，现有工艺无法集成大容值的滤波电容， 只能通过焊盘和焊线连接到板级电路，通过外加电容实现。然而，外加电容不仅增加了成 本，同时也增加了低压差线性稳压器体积，在一些植入式医疗设备应用中，系统体积被严格 限制，工业界需要无外加电容的低压差线性稳压器。 因此，无片外电容低压差线性稳压器被提出，可以完全消除片外滤波电容。无片外 电容低压差线性稳压器完全集成在芯片内部，占用硅片面积小，因此在医疗电子领域广泛 被应用。然而，无片外电容低压差线性稳压器由于没有滤波电容吸收的输出电压的上冲和 下冲，瞬态性能是非常关键的。 增加了运算放大器的偏置电流是优化无片外电容低压差线性稳压器的典型方法， 然而能源在低功耗医疗电子应用中是很宝贵的资源，为了延长系统的待机时间，通常希望 轻载时偏置电流被最小化，同时无片外电容低压差线性稳压器主极点位置和基于米勒补偿 的运算放大器相似，位于调整管MP的栅极，次极点位于低压差线性稳压器输出。高偏置电 流会增加低压差线性稳压器第一级，也就是运算放大器的跨导，低压差线性稳压器的增益 带宽积被拓宽，低压差线性稳压器的次极点由调整管MP的跨导决定，当低压差线性稳压器 负载电流较低时，次极点频率通常较低，增加运算放大器的偏置电流会拓宽低压差线性稳 压器的增益带宽积导致低压差线性稳压器的相位裕度降低，造成低压差线性稳压器在轻载 时不稳定。因此，只有引入额外的米勒电容，降低稳压器的增益带宽积。这不仅增加了稳压 器的面积，同时米勒电容也会降低运算放大器的转换速率，降低稳压器的瞬态响应速度。 文献''Output-capacitor-free adaptively biased lowdropout regulator for system-on-chips（IEEE Trans. Circuits Syst. I，2010, 57 (5) : 1017 - 1028)提出了一种 低压差线性稳压器，采用了自适应偏置电流技术，在轻载时，运算放大器偏置电流低，保证 了低压差线性稳压器稳定；重载时，通过PMOS管耦合调整管MP栅极电压，采集小部分负载 电流增加运算放大器的静态电流，拓展了低压差线性稳压器带宽，提高了运算放大器转换 速率，增强了低压差线性稳压器的瞬态响应性能。然而，自适应偏置电流技术只在低压差线 性稳压器重载时有效果，在中载时，增加了偏置电流很小，对低压差线性稳压器性能几乎没 有改善，同时，通过耦合调整管MP栅极电压增加偏置电流的方法受工艺和温度影响明显， 降低了低压差线性稳压器的鲁棒性。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种自适应电流倍增电路及集成该 电路的低压差线性稳压器，通过自适应偏置电流技术来改善片上集成低压差线性稳压器的 频率特性和瞬态响应性能。 为实现上述专利技术目的，本专利技术一自适应电流倍增电路，其特征在于，包括： 一恒定偏置电压生成电路，包括PMOS管MP4、PMOS管MP5和NMOS管MNl ; PMOS管MP4和PMOS管MP5的源极接电源电压VDD，PMOS管MP4的漏极、PMOS管 MP4的栅极、PMOS管MP5的栅极相连接入到外部恒定偏置电流源IB，用于生成PMOS管的恒 定偏置电压VBP ; PMOS管MP5的漏极、NMOS管丽1的栅极、漏极与迟滞电流比较器中的NMOS管丽2 的栅极相连接，接入到NMOS管的恒定偏置电压VBN ; NMOS管丽1的源极接地； 一迟滞电流比较器，包括PMOS管MPl、PMOS管MP2和NMOS管MN2 ; PMOS管MPl、PMOS管MP2的源极接电源电压VDD，PMOS管MPl的栅极接电压VG， PMOS管MPl的漏极、PMOS管MP2的漏极、NMOS管丽2的漏极以及自适应电流倍增生成电路 中的NMOS管MM的栅极均相连接； PMOS管MP2的栅极与自适应电流倍增生成电路中的PMOS管MP3的栅极、漏极、 NMOS管MM的漏极均相连，接入到PMOS管的自适应电流倍增电压VBPA ; NMOS管丽2的源极接地，NMOS管丽2的栅极接入到NMOS管恒定偏置电压VBN ; 一自适应电流倍增生成电路，包括PMOS管MP3和NMOS管丽3、NMOS管MM ; PMOS管MP3的源极接电源电压VDD，PMOS管MP3的栅极、PMOS管MP3的漏极、NMOS 管MM的漏极均相连，接入到PMOS管的自适应电流倍增电压VBPA ; NMOS管MN3的源极接地，NMOS管MN3的漏极连接NMOS管MM的源极； NMOS管MM的栅极与迟滞电流比较器中的PMOS管MPl的漏极、PMOS管MP2的漏 极、NMOS管MN2的漏极均相连接。 自适应电流倍增电路包括恒定偏置电压生成电路、迟滞电流比较器和自适应电流 倍增生成电路；恒定偏置电压生成电路用于生成NMOS管和PMOS管的恒定偏置电压；迟滞 电流比较器先通过PMOS管MPl采集小部分负载电流，再与NMOS管MN2形成的恒定电流比 较，当负载轻载时，NMOS管MM的栅极电压为地电压，迟滞电流比较器通过NMOS管MM关断 自适应电流倍增生成电路，自适应电流倍增电压VBPA为升高，低压差线性稳压器运算放大 器偏置电流降低，从而保证稳定并减小静态功耗；当负载由中载到重载时，通过PMOS管MPl 的电流增加，NMOS管MM的栅极电压为电源电压VDD，NMOS管MM完全导通，迟滞电流比较 器通过NMOS管MM开启自适应电流倍增生成电路，通过PMOS管MP3的电流增加，自适应电 流倍增电压VBPA降低，运算放大器偏置电流增加到轻载时的特定倍数，低压差线性稳压器 的增益带宽积增加，瞬态响应性能增强；其中，PMOS管MP2用于产生迟滞。 集成所述的自适应电流倍增电路的低压差线性稳压器，其特征在于，包括：运算放 大器、调整管和分压网络； 运算放大器、调整管和分压网络共同组成了负反馈系统，用于稳定低压差线性稳 压器的输出电压VOUT ;其中，运算放大器的反向输入端连接外部基准电压VREF，同相输入 端连接低压差线性稳压器反馈电压VFB，输出端连接调整管MP的栅极；分压电阻网络输入 端为低压差线性稳压器输出V0UT，输出端为低压差线性稳压器反馈电压VFB ;调整管MP的 源极连接外部电源电压VDD，调整管MP的漏极作为低压差线性稳压器输出V0UT。 其中，所述的运算放大器，包括：PM0S管MP6、PMOS管MP7、PMOS管MP8、PMOS管 MP9、PMOS 本文档来自技高网...
【技术保护点】
一自适应电流倍增电路，其特征在于，包括：一恒定偏置电压生成电路，包括PMOS管MP4、PMOS管MP5和NMOS管MN1；PMOS管MP4和PMOS管MP5的源极接电源电压VDD，PMOS管MP4的漏极、PMOS管MP4的栅极、PMOS管MP5的栅极相连接入到外部恒定偏置电流源IB，用于生成PMOS管的恒定偏置电压VBP；PMOS管MP5的漏极、NMOS管MN1的栅极、漏极与迟滞电流比较器中的NMOS管MN2的栅极相连接，接入到NMOS管的恒定偏置电压VBN；NMOS管MN1的源极接地；一迟滞电流比较，包括PMOS管MP1、PMOS管MP2和NMOS管MN2；PMOS管MP1、PMOS管MP2的源极接电源电压VDD，PMOS管MP1的栅极接电压VG，PMOS管MP1的漏极、PMOS管MP2的漏极、NMOS管MN2的漏极以及自适应电流倍增生成电路中的NMOS管MN4的栅极均相连接；PMOS管MP2的栅极与自适应电流倍增生成电路中的PMOS管MP3的栅极、漏极、NMOS管MN4的漏极均相连，接入到PMOS管的自适应电流倍增电压VBPA；NMOS管MN2的源极接地，NMOS管MN2的栅极接入到NMOS管恒定偏置电压VBN；一自适应电流倍增生成电路，包括PMOS管MP3和NMOS管MN3、NMOS管MN4；PMOS管MP3的源极接电源电压VDD，PMOS管MP3的栅极、PMOS管MP3的漏极、NMOS管MN4的漏极均相连，接入到PMOS管的自适应电流倍增电压VBPA；NMOS管MN3的源极接地，NMOS管MN3的漏极连接NMOS管MN4的源极；NMOS管MN4的栅极与迟滞电流比较器中的PMOS管MP1的漏极、PMOS管MP2的漏极、NMOS管MN2的漏极均相连接。自适应电流倍增电路包括恒定偏置电压生成电路、迟滞电流比较器和自适应电流倍增生成电路；恒定偏置电压生成电路用于生成NMOS管和PMOS管的恒定偏置电压；迟滞电流比较器先通过PMOS管MP1采集小部分负载电流，再与NMOS管MN2形成的恒定电流比较，当负载轻载时，NMOS管MN4的栅极电压为地电压，迟滞电流比较器通过NMOS管MN4关断自适应电流倍增生成电路，自适应电流倍增电压VBPA为升高，低压差线性稳压器运算放大器偏置电流降低降低，从而保证稳定并减小静态功耗；当负载由中载到重载时，通过PMOS管MP1的电流增加，NMOS管MN4的栅极电压为电源电压VDD，NMOS管MN4完全导通，迟滞电流比较器通过NMOS管MN4开启自适应电流倍增生成电路，通过PMOS管MP3的电流增加，自适应电流倍增电压VBPA降低，运算放大器偏置电流增加到轻载时的特定倍数，低压差线性稳压器的增益带宽积增加，瞬态响应性能增强；其中，PMOS管MP2用于产生迟滞。...
【技术特征摘要】
1. 一自适应电流倍增电路，其特征在于，包括： 一恒定偏置电压生成电路，包括PMOS管MP4、PMOS管MP5和NMOS管MN1 ; PMOS管MP4和PMOS管MP5的源极接电源电压VDD，PMOS管MP4的漏极、PMOS管MP4的 栅极、PMOS管MP5的栅极相连接入到外部恒定偏置电流源IB，用于生成PMOS管的恒定偏置 电压VBP ; PMOS管MP5的漏极、NM0S管丽1的栅极、漏极与迟滞电流比较器中的NM0S管丽2的栅 极相连接，接入到NM0S管的恒定偏置电压VBN ; NM0S管MN1的源极接地； 一迟滞电流比较，包括PMOS管MP1、PMOS管MP2和NM0S管MN2 ; PMOS管MP1、PMOS管MP2的源极接电源电压VDD，PMOS管MP1的栅极接电压VG，PMOS 管MP1的漏极、PMOS管MP2的漏极、NMOS管丽2的漏极W及自适应电流倍增生成电路中的 NM0S管MN4的栅极均相连接； PMOS管MP2的栅极与自适应电流倍增生成电路中的PMOS管MP3的栅极、漏极、NM0S管 MN4的漏极均相连，接入到PMOS管的自适应电流倍增电压VBPA ; NM0S管MN2的源极接地，NM0S管MN2的栅极接入到NM0S管恒定偏置电压VBN ; 一自适应电流倍增生成电路，包括PMOS管MP3和NM0S管MN3、NM0S管MN4 ; PMOS管MP3的源极接电源电压VDD，PMOS管MP3的栅极、PMOS管MP3的漏极、NM0S管 MN4的漏极均相连，接入到PMOS管的自适应电流倍增电压VBPA ; NM0S管MN3的源极接地，NM0S管MN3的漏极连接NM0S管MN4的源极； NM0S管MN4的栅极与迟滞电流比较器中的PMOS管MP1的漏极、PMOS管MP2的漏极、 NM0S管MN2的漏极均相连接。 自适应电流倍增电路包括恒定偏置电压生成电路、迟滞电流比较器和自适应电流倍增 生成电路；恒定偏置电压生成电路用于生成NM0S管和PMOS管的恒定偏置电压；迟滞电流 比较器先通过PMOS管MP1采集小部分负载电流，再与NM0S管MN2形成的恒定电流比较，当 负载轻载时，NM0S管MN4的栅极电压为地电压，迟滞电流比较器通过NM0S管MN4关断自适 应电流倍增生成电路，自适应电流倍增电压VBPA为升高，低压差线性稳压器运算放大器偏 置电流降低降低，从而保证稳定并减小静态功耗；当负载由中载到重载时，通过PMOS管MP1 的电流增加，NM0S管MN4的栅极电压为电源电压V孤，NM0S管MN4完全导通，迟滞电流比较 器通过NM0S管MN4开启自适应电流倍增生成电路，通过PMOS管MP3的电流增加，自适应电 流倍增电压VBPA降低，运算放大器偏置电流增加到轻载时的特定倍数，低压差线性稳压器 的增益带宽积增加，瞬态响应性能增强；其中，PMOS管MP2用于产生迟滞。2. -种集成了权利要求1所述的自适应电流倍增电路的低压差线性稳压器，其特征在 于，包括；运算放大器、调整管和分压网络； 运算放大器、调整管和分压网络共同组成了负反馈系统，用于稳定低压差线性稳压器 的输出电压...
【专利技术属性】
技术研发人员：郑文锋，屈熹，刘珊，杨波，林鹏，李晓璐，郝志莉，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。