半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，其具有转换器电路、测功器电路、逆变器电路，并且抑制制造工艺的复杂性。半导体装置(10)具有：多个芯片座(102、104a、105a、106a、108a、109a、110a、111a、112a、116a、116b、117a、209a)；IGBT(21～26、62)、二极管(41～46、61)、续流二极管(31～36)以及HVIC(51)、LVIC(52、53)，它们安装在多个芯片座上；多个引脚；以及封装树脂体，其覆盖这些元件。在制造工序中，能够准备连接上述的多个芯片座和引脚的单板的引脚框架。只要使用该单板的引脚框架制造半导体装置(10)即可。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置。
技术介绍
当前，例如日本特开2012-256803号公报所公开地，已知将逆变器驱动用电路集中在1个封装体中的半导体装置。具体而言，提出一种功率模块，其将转换器电路、测功器电路、逆变器电路、以及对这些电路进行驱动、控制的控制基板收容在1个封装体中而形成。将转换器(Converter)电路、测功器(Brake)电路、以及逆变器(Inverter)电路集中在1个装置中而形成的模块，通常也被称为CIB功率模块。专利文献1：日本特开2012-256803号公报专利文献2：日本特开2008-277433号公报上述现有的半导体装置同时使用引脚框架和控制基板。即，在引脚框架上芯片接合有功率半导体元件，在控制基板上安装有控制集成电路。这里所说的控制基板是指在绝缘基板上设置电路图案从而能够安装控制集成电路的各种公知的控制基板。如上述现有的半导体装置，在同时使用引脚框架和控制基板的情况下，存在下述问题，即，需要用于处理控制基板和引脚框架这两者的装配工序，使制造工艺复杂化。
技术实现思路
本专利技术就是为了解决上述课题而提出的，其目的在于，提供一种具有转换器电路、测功器电路、以及逆变器电路，并且使制造工艺简化的半导体装置。本专利技术涉及的半导体装置的特征在于，具有：多个芯片座；逆变器电路元件、转换器电路元件、测功器电路元件、以及集成电路，它们安装在所述多个芯片座上；多个引脚，它们通过导线分别与所述逆变器电路元件、所述转换器电路元件、所述测功器电路元件以及所述集成电路连接；以及封装树脂体，其覆盖所述多个引脚的一部分、所述逆变器电路元件、所述转换器电路元件、所述测功器电路元件、以及所述集成电路，并且不覆盖所述多个引脚的其余部分。专利技术的效果根据本专利技术涉及的半导体装置，具有转换器电路、测功器电路、以及逆变器电路，并且使制造工艺简化。附图说明图1是本专利技术的实施方式1涉及的半导体装置的俯视图。图2是本专利技术的实施方式1涉及的半导体装置的电路图。图3是表示本专利技术的实施方式2涉及的半导体装置的俯视图。图4是表示本专利技术的实施方式2涉及的半导体装置的剖视图。标号的说明10、210半导体装置，31、32、33、34、35、36续流二极管，101、103、104、105、106、107、108、109、110、111、112、113、114、115、116、117、118、119、120、209引脚，102、104a、105a、106a、108a、109a、110a、111a、112a、116a、116b、117a、209a芯片座，209b弯曲部，209c外引脚部，14、214封装树脂体，214a上表面，214b底面，214c、214d侧面，234散热用铜箔，240绝缘片，1091芯片座区域，1092芯片座区域，INV逆变器电路部，BRK测功器电路部，CV转换器电路部，ICU控制集成电路部，IN1、IN2、IN3输入端子，OUT1、OUT2、OUT3输出端子，GND1、GND2、GND3接地端子，RA、RB引脚组，S高度差。具体实施方式实施方式1图1是表示本专利技术的实施方式1涉及的半导体装置10的俯视图。半导体装置10是将CIB电路元件芯片接合到后述的多个芯片座上，并导线接合至引脚上而得到的装置。这里所说的CIB电路元件是转换器逆变器测功器电路(CIB电路)的电路要素。(多个芯片座以及CIB电路元件)半导体装置10在其内部具有转换器电路部CV、测功器电路部BRK、逆变器电路部INV、以及控制集成电路部ICU。如图1所示，在半导体装置10的一侧，转换器电路部CV、测功器电路部BRK、逆变器电路部INV排列为一列，在与其相反的另一侧设有控制集成电路部ICU。逆变器电路部INV和测功器电路部BRK包含有绝缘栅极型双极型晶体管(IGBT)作为电路元件。在转换器电路部CV中，半导体装置10具有用于安装转换器电路元件的芯片座102和芯片座104a、105a、106a。在芯片座102上芯片接合有3个二极管41、42、43的背面电极。芯片座102与引脚101连接。在芯片座104a、芯片座105a、芯片座106a上分别芯片接合有二极管44的背面电极、二极管45的背面电极、二极管46的背面电极。二极管41、42、43的表面电极分别与芯片座104a、105a、106a导线接合。这些半导体元件是转换器电路元件。在测功器电路部BRK中，半导体装置10具有用于安装测功器电路元件的芯片座108a和芯片座区域1091。芯片座区域1091是芯片座109a的一部分。在芯片座108a、芯片座区域1091上分别芯片接合有IGB62的背面电极、二极管61的背面电极。二极管61的表面电极与芯片座108a导线接合。这些半导体元件为测功器电路元件。在逆变器电路部INV中，半导体装置10具有用于安装逆变器电路元件的芯片座区域1092、110a、111a、112a。芯片座区域1092是芯片座109a中除了芯片座区域1091之外的部分。在芯片座区域1092芯片接合有IGBT21、22、23的背面电极和续流二极管31、32、33的背面电极。这些半导体元件是逆变器电路元件。IGBT21的表面电极与续流二极管31的表面电极导线接合。IGBT22的表面电极与续流二极管32的表面电极导线接合。IGBT23的表面电极与续流二极管33的表面电极导线接合。在芯片座110a上芯片接合有IGBT24和续流二极管34各自的背面电极。在芯片座111a上芯片接合有IGBT25和续流二极管35各自的背面电极。在芯片座112a上芯片接合有IGBT26和续流二极管36各自的背面电极。IGBT24的表面电极与续流二极管34的表面电极导线接合。IGBT25的表面电极与续流二极管35的表面电极导线接合。IGBT26的表面电极与续流二极管36的表面电极导线接合。在控制集成电路部ICU中，半导体装置10具有芯片座116a、116b以及芯片座117a。芯片座116a、116b与引脚116一体化。在芯片座116a上芯片接合有高耐压集成电路(HVIC)51，在芯片座116b上芯片接合有低耐压集成电路(LVIC)52。芯片座117a是引脚117的一部分，低耐压集成电路(LVIC)53与芯片座117a芯片接合。如上述地，在上述列举的多个芯片座上安装有：作为逆变器电路...

【技术保护点】
一种半导体装置，其特征在于，具有：多个芯片座；逆变器电路元件、转换器电路元件、测功器电路元件、以及集成电路，它们安装在所述多个芯片座上；多个引脚，它们通过导线分别与所述逆变器电路元件、所述转换器电路元件、所述测功器电路元件以及所述集成电路连接；以及封装树脂体，其覆盖所述多个引脚的一部分、所述逆变器电路元件、所述转换器电路元件、所述测功器电路元件、以及所述集成电路，并且不覆盖所述多个引脚的其余部分。

【技术特征摘要】
2013.09.25 JP 2013-1988121.一种半导体装置，其特征在于，具有：
多个芯片座；
逆变器电路元件、转换器电路元件、测功器电路元件、以及集
成电路，它们安装在所述多个芯片座上；
多个引脚，它们通过导线分别与所述逆变器电路元件、所述转
换器电路元件、所述测功器电路元件以及所述集成电路连接；以及
封装树脂体，其覆盖所述多个引脚的一部分、所述逆变器电路
元件、所述转换器电路元件、所述测功器电路元件、以及所述集成电
路，并且不覆盖所述多个引脚的其余部分。
2.根据权利要求1所述的半导体装置，其特征在于，
所述多个芯片座包括：
集成电路芯片座，其在表面安装有所述集成电路；以及
元件芯片座，其与所述集成电路芯片座平行地设置在所述集成
电路芯片座的旁边，在表面安装有所述转换器电路元件、所述测功器
电路元件、以及所述逆变器电路元件中的某一个，
所述元件芯片座和所述集成电路芯片座在厚度方向彼此错开。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述多个芯片座包括：
第1芯片座，其在表面安装有所述逆变器电路元件；
第2芯片座，其在表面安装有所述转换器电路元件；以及
第3芯片座，其在表面安装有所述测功器电路元件，
所述第1、2、3芯片座在所述封装树脂体的一个侧面侧排列为
一列，
该半导体装置还具有与所述第1芯片座的背面、所述第2芯片
座的背面、以及所述第3芯片座的背面接触的绝缘片。
4.根据权利要求3所述的半导体装置，其特征在于，
所述绝缘片具有表面和背面，
所述绝缘片的所述表面与所述第1、2、3芯片座的背面接触，
该半导体装置设置覆盖所述绝缘片的所述背面的金属箔，
所述封装树脂体使所述金属箔露出。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述多个芯片座及所述多个引脚是通过对同一材料的单板的引
脚框架进行引脚切割而形...

【专利技术属性】
技术研发人员：张洪波，川藤寿，商明，中川信也，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP