一种安全稳定的复位电路制造技术

本发明专利技术涉及FPGA应用开发领域，公开了一种安全稳定的复位电路。所述提供的安全稳定的复位电路，在按下开关按键后，通过复位芯片及与之配合的外围电路，向FPGA芯片的复位端输出按时序产生的低电平复位信号，所述复位信号稳定无毛刺，能够减小对FPGA芯片的损害，避免出现烧片现象。

【技术实现步骤摘要】
一种安全稳定的复位电路
本专利技术涉及现场可编程门阵列(Field-Programmable Gate Array,以下简称FPGA)应用开发领域，具体地，涉及一种安全稳定的复位电路。
技术介绍
FPGA芯片是一种基于硬件描述语言的半定制集成电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数目有限的缺陷。在FPGA系统开发过程中，在完成基于硬件描述语言的电路逻辑程序设计后，通过与FPGA芯片配合的外围电路可将电路逻辑程序烧录至FPGA芯片上进行测试，最终完成功能模块的验证。因此FPGA应用广泛，是现代集成电路设计验证的主流技术。 在FPGA芯片的外围电路中，复位电路用于为FPGA芯片提供复位信号，使FPGA芯片在诸如逻辑程序限于死循环时进行复位操作，以便检查电路或重新烧录程序。目前的复位电路多为开关按键配合少量电阻电容器件构成的简单电路，但是由于FPGA芯片的运行速度极高，在人为按下开关按键以对FPGA芯片进行复位操作时，可能会因抖动而产生很多毛刺方波，从而损害FPGA芯片的内部电路，造成烧片现象。 针对上述目前复位电路的安全性问题，需要提供一种安全稳定的复位电路，在需要对FPGA芯片进行复位时，能够产生稳定的复位信号，减少对FPGA芯片的损害。
技术实现思路
针对上述目前复位电路的安全性问题，本专利技术提供了一种安全稳定的复位电路，在需要对FPGA芯片进行复位时，能够产生稳定的复位信号，减少对FPGA芯片的损害。 本专利技术采用的技术方案，提供了一种安全稳定的复位电路，其特征在于，包括:复位芯片，开关按键，电容Cl，电阻R1，电阻R2，电阻R3 ;电容Cl的第一端接地，电容Cl的第二端连接电阻Rl的第一端和电阻R2的第一端，电容Cl的两端并联开关按键；电阻Rl的第二端连接电阻R3的第一端和复位芯片的电源输入端，电阻Rl的第二端同时连接直流电压源VCC ；电阻R2的第二端连接复位芯片的复位输入端，电阻R3的第二端连接复位芯片的复位输出端,复位芯片的接地端接地；所述复位输出端连接FPGA芯片的复位端，用于为FPGA芯片提供低电平复位信号。 具体的,所述复位芯片为MAX811，复位输入端为/MR端，复位输出端为/RESET端，电源输入纟而为VCC纟而，接地纟而为GND ?而。 具体的，开关按键为单刀双掷继电器SPDTl，单刀双掷继电器SPDTl的第一端连接电容Cl的第一端，单刀双掷继电器SPDTl的第二端连接电容Cl的第二端。 优化的，所述复位电路还包括:电容C2 ;所述电容C2的第一端接地，电容C2的第二端连接复位芯片的电源输入端。 优化的，所述复位电路还包括:电阻R4和红色发光二极管LEDl ;所述电阻R4的第一端连接直流电流源VCC，电阻R4的第二端连接红色发光二极管LEDl的阳极，红色发送二极管LEDl的阴极接地。 优化的，所述复位电路还包括:绿色发光二极管LED2 ;绿色发光二极管LED2的阳极连接电阻R3的第一端，绿色发光二极管LED2的阴极连接电阻R3的第二端。 综上，采用本专利技术所述提供的安全稳定的复位电路，在按下开关按键后，通过复位芯片及与之配合的外围电路，向FPGA芯片的复位端输出按时序产生的低电平复位信号，所述复位信号稳定无毛刺，能够减小对FPGA芯片的损害，避免出现烧片现象。 【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 图1是本专利技术实施例提供的安全稳定的复位电路图。 【具体实施方式】 以下将参照附图，通过实施例方式详细地描述本专利技术提供的一种安全稳定的复位电路。在此需要说明的是，对于这些实施例方式的说明用于帮助理解本专利技术，但并不构成对本专利技术的限定。 本文中描述的各种技术可以用于但不限于FPGA应用开发领域，还可以用于其它诸如单片机应用开发等类似领域。 本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示:单独存在A，单独存在B，同时存在A和B三种情况，本文中术语“或/和”是描述另一种关联对象关系，表示可以存在两种关系，例如，A或/和B，可以表示:单独存在A，单独存在A和B两种情况，另外，本文中字符“/”，一般表示前后关联对象是一种“或”关系。 实施例一，图1示出了本实施例提供的安全稳定的复位电路图。所述安全稳定的复位电路，其特征在于，包括:复位芯片，开关按键，电容Cl，电阻R1，电阻R2，电阻R3 ;电容Cl的第一端接地，电容Cl的第二端连接电阻Rl的第一端和电阻R2的第一端，电容Cl的两端并联开关按键；电阻Rl的第二端连接电阻R3的第一端和复位芯片的电源输入端，电阻Rl的第二端同时连接直流电压源VCC ;电阻R2的第二端连接复位芯片的复位输入端，电阻R3的第二端连接复位芯片的复位输出端，复位芯片的接地端接地；所述复位输出端连接FPGA芯片的复位端，用于为FPGA芯片提供低电平复位信号。在按下开关按键后，通过复位芯片及与之配合的外围电路，向FPGA芯片的复位端输出按时序产生的低电平复位信号，所述复位信号稳定无毛刺，能够减小对FPGA芯片的损害，避免出现烧片现象。 具体的,所述复位芯片为MAX811，复位输入端为/MR端，复位输出端为/RESET端，电源输入纟而为VCC纟而，接地纟而为GND ?而。 具体的，开关按键为单刀双掷继电器SPDTl，单刀双掷继电器SPDTl的第一端连接电容Cl的第一端，单刀双掷继电器SPDTl的第二端连接电容Cl的第二端。 优化的，所述复位电路还包括:电容C2 ;所述电容C2的第一端接地，电容C2的第二端连接复位芯片的电源输入端。所述电容C2作为旁路电容，在直流电压源VCC不稳定时，可以滤除高频的杂散信号，减小对复位芯片的损害。 优化的，所述复位电路还包括:电阻R4和红色发光二极管LEDl ;所述电阻R4的第一端连接直流电流源VCC，电阻R4的第二端连接红色发光二极管LEDl的阳极，红色发送二极管LEDl的阴极接地。所述红色发光二极管LEDI用于在直流电压源VCC输出过高电压时，发出红光进行报警。 优化的，所述复位电路还包括:绿色发光二极管LED2 ;绿色发光二极管LED2的阳极连接电阻R3的第一端，绿色发光二极管LED2的阴极连接电阻R3的第二端。所述绿色发光二极管LED2在复位芯片的复位输出端输入低电平复位信号时发出绿光,提不本次复位操作成功。 进一步详细具体的，所述电容Cl的容值为0.1微法，电阻Rl的阻值为1K欧姆，电阻R2的阻值为10欧姆，电阻R3的阻值为4.7K欧姆，电容C2的容值为0.1微法，电阻R4的阻值为160欧姆。 本实施例提供的安全稳定的复位电路的工作原理如下简述。 在FPGA芯片正常工作时，不需要对其进行复位，此时单刀双掷继电器处于断开状态，复位芯片MAX811的复位输入端/MR为高电平输入，复位芯片MAX811的复位输出端/RESET向FPGA芯片的复位端输出高电平，本文档来自技高网...

【技术保护点】
一种安全稳定的复位电路，其特征在于，包括：复位芯片，开关按键，电容C1，电阻R1，电阻R2，电阻R3；   电容C1的第一端接地，电容C1的第二端连接电阻R1的第一端和电阻R2的第一端，电容C1的两端并联开关按键；   电阻R1的第二端连接电阻R3的第一端和复位芯片的电源输入端，电阻R1的第二端同时连接直流电压源VCC；   电阻R2的第二端连接复位芯片的复位输入端，电阻R3的第二端连接复位芯片的复位输出端，复位芯片的接地端接地；所述复位输出端连接FPGA芯片的复位端，用于为FPGA芯片提供低电平复位信号。

【技术特征摘要】
1.一种安全稳定的复位电路，其特征在于，包括:复位芯片，开关按键，电容Cl，电阻Rl,电阻R2，电阻R3 ； 电容Cl的第一端接地，电容Cl的第二端连接电阻Rl的第一端和电阻R2的第一端，电容Cl的两端并联开关按键； 电阻Rl的第二端连接电阻R3的第一端和复位芯片的电源输入端，电阻Rl的第二端同时连接直流电压源VCC ； 电阻R2的第二端连接复位芯片的复位输入端，电阻R3的第二端连接复位芯片的复位输出端，复位芯片的接地端接地； 所述复位输出端连接FPGA芯片的复位端，用于为FPGA芯片提供低电平复位信号。2.如权利要求1所述的一种安全稳定的复位电路，其特征在于: 所述复位芯片为MAX811，复位输入端为/MR端，复位输出端为/RESET端，电源输入端为VCC端，接地端为GND端。3.如权利要求1所述的一种安全稳定的复位电路，其特征在于: ...

【专利技术属性】
技术研发人员：肖燕，刘迪俊，
申请(专利权)人：成都盛军电子设备有限公司，
类型：发明
国别省市：四川;51