实现多核间缓存一致性的方法及装置制造方法及图纸

本发明专利技术公开了一种实现多核间缓存一致性的方法及装置，该方法包括：某个处理器核发起一致性请求到与其相对应的缓存处理单元，当该缓存处理单元的查询结果为缺失或者需要发送到其他处理器核时，通过一致性总线单元查询其他处理器核的缓存处理单元，根据所述一致性请求的类型和其他处理器核的缓存处理单元对应的查询结果，将所述一致性请求发送到相应的处理器核，触发相应的处理器核执行所述一致性请求，并在执行完毕后向发起一致性请求的处理器核返回响应，本发明专利技术通过在处理器核执行操作前向其他处理器核发起一致性请求，在得到相应的处理器核的返回的数据或响应后，再执行操作，从而有效避免了多核间的Cache不一致性的问题。

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及一种实现多核间缓存一致性的方法及装置。
技术介绍
在共享存储的多核处理器中，缓存（Cache）结构可以将共享存储空间中的数据缓存在本地，加速多核获取数据的过程。由于每个处理器看到的存储视图都是通过本地Cache得到的，因此对于同一个存储地址的数据而言，不同的处理器可能会获取到不同的数据值。所以如何实现多核间Cache的一致性成为现在亟待需要解决的问题。
技术实现思路
鉴于上述的分析，本专利技术旨在提供一种实现多核间缓存一致性的方法及装置，用以解决现有技术中多核间的缓存不一致性的问题。本专利技术的目的主要是通过以下技术方案实现的：一种实现多核间缓存一致性的方法，该方法包括：某个处理器核发起一致性请求到与其相对应的缓存处理单元，当该缓存处理单元的查询结果为缺失或者需要发送到其他处理器核时，通过一致性总线单元查询其他处理器核的缓存处理单元，根据所述一致性请求的类型和其他处理器核的缓存处理单元对应的查询结果，将所述一致性请求发送到相应的处理器核，触发相应的处理器核执行所述一致性请求，并在执行完毕后向发起一致性请求的处理器核返回响应。优选地，所述方法还包括：当系统包括多个CPU簇，且每个簇内包括多个处理器核和与所述处理器核相连接的缓存处理单元时，每一个簇内均设有一个与簇内的所有缓存处理单元相连接的缓存处理控制单元；当某个处理器核发起一致性请求到与其相对应的缓存处理单元，且该缓存处理单元的查询结果为缺失或者需要发送到其他处理器核时，所述缓存处理控制单元查询本簇内其他处理器核的缓存处理单元，并根据所述一致性请求的类型和与本簇内其他处理器核的缓存处理单元对应的查询结果，判断是将所述一致性请求发送给本簇内的处理器核、还是发送给所述一致性总线单元、或是同时发送给本簇内的处理器核和所述一致性总线单元；当需要发给本簇内的处理器核时，将所述一致性请求直接发送给本簇内相应的处理器核，触发相应的处理器核执行所述一致性请求，并在执行完毕后向发起一致性请求的处理器核返回响应；当需要发给所述一致性总线单元时，所述缓存处理控制单元将所述一致性请求发送给所述一致性总线单元，通过所述一致性总线单元查询其他簇内的处理器核的缓存处理单元，并将所述一致性请求发送给相应簇的缓存处理控制单元，接收到所述一致性请求的簇的缓存处理控制单元查询与该一致性请求相对应的处理器核，将所述一致性请求发送给查询到的处理器核，触发相应的处理器核执行所述一致性请求，并在执行完毕后通过所述一致性总线单元向发起一致性请求的处理器核返回响应。优选地，所述方法还包括：所述一致性总线单元还查询其他要求一致性的装置，并在查询到所述一致性请求需要发送给其他要求一致性的装置时，将所述一致性请求发送给其他要求一致性的装置，其他要求一致性的装置在执行完毕后，通过所述一致性总线单元向发起一致性请求的处理器核返回响应。优选地，所述一致性总线单元与侦听过滤单元连接，所述一致性总线单元收到所述一致性请求后，通过所述侦听过滤单元查询与所述一致性请求相关的处理器核。优选地，所述一致性请求为基于地址的操作的一致性请求。本专利技术还提供了一种实现多核间缓存一致性的装置，该装置包括：处理器核，用于发起一致性请求到与其相对应的缓存处理单元；缓存处理单元，用于在其自身查询所述一致性请求的查询结果为缺失或者需要发送请求到其他处理器核时，触发一致性总线单元；一致性总线单元，用于查询其他处理器核的缓存处理单元，根据所述一致性请求的类型和与其他处理器核的缓存处理单元对应的查询结果，将所述一致性请求发送到相应的处理器核，触发相应的处理器核执行所述一致性请求，并在执行完毕后向发起一致性请求的处理器核返回响应。优选地，当系统包括多个CPU簇，且每个簇内包括多个处理器核和与所述处理器核相连接的缓存处理单元时，每一个簇内均设有一个与簇内的所有缓存处理单元相连接的缓存处理单元控制单元；所述缓存处理单元还用于，在其自身查询所述一致性请求的查询结果为缺失或者需要发送到其他处理器核时，触发缓存处理控制单元；所述缓存处理控制单元，用于查询本簇内其他处理器核的缓存处理单元，并根据所述一致性请求的类型和与其他处理器核缓存处理单元对应的查询结果，判断是将所述一致性请求发送给本簇内的处理器核、还是发送给所述一致性总线单元、或是同时发送给本簇内的处理器核和所述一致性总线单元，当需要发给本簇内的处理器核时，将所述一致性请求直接发送给本簇内相应的处理器核，触发相应的处理器核执行所述一致性请求，并在执行完毕后向发起一致性请求的处理器核返回响应；当需要发所述一致性总线单元时，将所述一致性请求发送给所述一致性总线单元；在接收到所述一致性请求后，查询与该一致性请求相对应的处理器核，将所述一致性请求发送给查询到的处理器核，触发相应的处理器核执行所述一致性请求，并在执行完毕后通过所述一致性总线单元向发起一致性请求的处理器核返回响应；所述一致性总线单元还用于，查询其他簇内的处理器核的缓存处理单元，并将所述一致性请求发送给相应簇的缓冲控制单元，并将该一致性请求相对应的处理器核发送来的响应发送给发起一致性请求的处理器核。优选地，所述一致性总线单元还用于，查询其他要求一致性的装置，并在查询到所述一致性请求需要发送给其他要求一致性的装置时，将所述一致性请求发送给其他要求一致性的装置，将接收到的其他要求一致性的装置返回的响应发送给发起一致性请求的处理器核；其他要求一致性的装置，用于执行一致性请求，并在执行完向所述一致性总线单元返回响应。优选地，该装置还包括：侦听过滤单元，所述侦听过滤单元与所述一致性总线单元连接；所述一致性总线单元还用于，触发所述侦听过滤单元查询与所述一致性请求相关的处理器核；所述侦听过滤单元，用于查询与所述一致性请求相关的处理器核。优选地，所述一致性请求为基于地址的操作的一致性请求。本专利技术有益效果如下：本专利技术提供的一种实现多核间缓存一致性的方法及装置，通过在处理器核执行操作前向其他处理器核发起一致性请求，在得到相应的处理器核的返回的数据或响应后，再执行操作，从而有效避免了多核间的Cache不一致性的问题。本专利技术的其他特征和优点将在随后的说明书中阐述，并且部分的从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出本文档来自技高网...

【技术保护点】
一种实现多核间缓存一致性的方法，其特征在于，包括：某个处理器核发起一致性请求到与其相对应的缓存处理单元，当该缓存处理单元的查询结果为缺失或者需要发送到其他处理器核时，通过一致性总线单元查询其他处理器核的缓存处理单元，根据所述一致性请求的类型和其他处理器核的缓存处理单元对应的查询结果，将所述一致性请求发送到相应的处理器核，触发相应的处理器核执行所述一致性请求，并在执行完毕后向发起一致性请求的处理器核返回响应。

【技术特征摘要】
1.一种实现多核间缓存一致性的方法，其特征在于，包括：
某个处理器核发起一致性请求到与其相对应的缓存处理单元，当该缓存处
理单元的查询结果为缺失或者需要发送到其他处理器核时，通过一致性总线单
元查询其他处理器核的缓存处理单元，根据所述一致性请求的类型和其他处理
器核的缓存处理单元对应的查询结果，将所述一致性请求发送到相应的处理器
核，触发相应的处理器核执行所述一致性请求，并在执行完毕后向发起一致性
请求的处理器核返回响应。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：当系统包
括多个CPU簇，且每个簇内包括多个处理器核和与所述处理器核相连接的缓存
处理单元时，每一个簇内均设有一个与簇内的所有缓存处理单元相连接的缓存
处理控制单元；
当某个处理器核发起一致性请求到与其相对应的缓存处理单元，且该缓存
处理单元的查询结果为缺失或者需要发送到其他处理器核时，所述缓存处理控
制单元查询本簇内其他处理器核的缓存处理单元，并根据所述一致性请求的类
型和与本簇内其他处理器核的缓存处理单元对应的查询结果，判断是将所述一
致性请求发送给本簇内的处理器核、还是发送给所述一致性总线单元、或是同
时发送给本簇内的处理器核和所述一致性总线单元；
当需要发给本簇内的处理器核时，将所述一致性请求直接发送给本簇内相
应的处理器核，触发相应的处理器核执行所述一致性请求，并在执行完毕后向
发起一致性请求的处理器核返回响应；
当需要发给所述一致性总线单元时，所述缓存处理控制单元将所述一致性
请求发送给所述一致性总线单元，通过所述一致性总线单元查询其他簇内的处

\t理器核的缓存处理单元，并将所述一致性请求发送给相应簇的缓存处理控制单
元，接收到所述一致性请求的簇的缓存处理控制单元查询与该一致性请求相对
应的处理器核，将所述一致性请求发送给查询到的处理器核，触发相应的处理
器核执行所述一致性请求，并在执行完毕后通过所述一致性总线单元向发起一
致性请求的处理器核返回响应。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述一致性总线单元还查询其他要求一致性的装置，并在查询到所述一致
性请求需要发送给其他要求一致性的装置时，将所述一致性请求发送给其他要
求一致性的装置，其他要求一致性的装置在执行完毕后，通过所述一致性总线
单元向发起一致性请求的处理器核返回响应。
4.根据权利要求1-3任意一项所述的方法，其特征在于，所述一致性总线
单元与侦听过滤单元连接，所述一致性总线单元收到所述一致性请求后，通过
所述侦听过滤单元查询与所述一致性请求相关的处理器核。
5.根据权利要求1-3任意一项所述的方法，其特征在于，所述一致性请求
为基于地址的操作的一致性请求。
6.一种实现多核间缓存一致性的装置，其特征在于，包括：
处理器核，用于发起一致性请求到与其相对应的缓存处理单元；

【专利技术属性】
技术研发人员：孙志文，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东;44