沟槽型双层栅MOS及工艺方法技术

本发明专利技术公开了一种沟槽型双层栅MOS，其硅衬底中具有体区，源极沟槽位于体区且底部位于衬底中，沟槽内填充多晶硅；多晶硅略低于硅衬底表面，多晶硅上方具有热氧化层填满沟槽；衬底表面为硼磷硅玻璃；所述硅衬底中还具有肖特基沟槽，所述肖特基沟槽填充多晶硅，且多晶硅与沟槽之间以氧化层隔离；所述源极沟槽内的多晶硅与源极沟槽之间还间隔有隔离层，所述隔离层是第一氧化硅层、氮化硅以及第二氧化硅层的复合三明治结构；所述硼磷硅玻璃不填充入源极沟槽；所述肖特基沟槽内是以多晶硅填充满。本发明专利技术还公开了所述沟槽型双层栅MOS的工艺方法，本方法改善了肖特基区形貌，避免了深接触孔工艺，有效避免形成碗口界面，使刻蚀精度更易控制，节约成本。

【技术实现步骤摘要】

本专利技术涉及集成电路设计制造领域，特别是指一种沟槽型双层栅MOS，本专利技术还涉及所述沟槽型双层栅MOS的工艺方法。
技术介绍
沟槽型双层栅MOS，作为一种功率器件，具有击穿电压高，导通电阻低，开关速度快的特点。图1所示为一种常见的沟槽型双层栅MOS器件的源极沟槽结构示意图，其源极沟槽中下部填充有多晶硅，多晶硅与沟槽之间间隔有氧化硅膜层，多晶硅上方具有热氧化层，再以硼磷硅玻璃填充满沟槽内剩余空间，深接触孔穿通硼磷硅玻璃与热氧化层与多晶硅接触。其特点是源极沟槽内填充的多晶硅仅占沟槽内部空间的一半左右，使得源极接触孔需要做得较深才能与沟槽下部填充的多晶硅接触。图2是栅极沟槽示意图，图3是肖特基区的沟槽，与源极沟槽类似，其沟槽内部填充有多晶硅，多晶硅与沟槽之间间隔有氧化层。多晶硅上方具有热氧化层，沟槽内填充的多晶硅仅占沟槽内部空间的一半左右，其余空间以介质层填充。该结构的缺陷在于：如图4所示，由于肖特基区较小，无法通过EPD(刻蚀终点监测)来控制刻蚀深度，目前的工艺普遍采用的是刻蚀时间控制，控制精度不高，导致刻蚀形成的深度均一性不好。另外，由于肖特基区的沟槽较深，层间介质淀积之后沟槽处表面的落差大，且由于层间介质不同膜质的刻蚀速率不一致，导致刻蚀后表面形貌呈碗型，接触孔区域界面比较粗糙，影响钛/氮化钛的界面质量。上述的缺陷结合起来导致所述沟槽型双层栅MOS在肖特基区的边缘可能形成比较脆弱的点或区，使器件的击穿电压降低。
技术实现思路
本专利技术所要解决的技术问题在于提供一种沟槽型双层栅MOS结构。本专利技术还要解决的技术问题在于提供所述沟槽型双层栅MOS结构的制造方法，改善肖特基的形貌，提高器件的击穿电压性能。为解决上述问题，本专利技术所述的沟槽型双层栅MOS，其硅衬底中具有体区，源极沟槽位于体区且底部位于衬底中，沟槽内填充多晶硅；多晶硅略低于硅衬底表面，多晶硅上方具有热氧化层填满沟槽；衬底表面为硼磷硅玻璃；所述硅衬底中还具有肖特基沟槽，所述肖特基沟槽填充多晶硅，且多晶硅与沟槽之间以氧化层隔离；所述源极沟槽内的多晶硅与源极沟槽之间还间隔有隔离层，所述隔离层是第一氧化硅层、氮化硅以及第二氧化硅层的复合三明治结构；所述硼磷硅玻璃不填充入源极沟槽；所述肖特基沟槽内是以多晶硅填充满。所述的隔离层，其中第一氧化硅层的厚度为氮化硅的厚度为第二氧化硅层的厚度为为解决上述问题，本专利技术所述的沟槽型双层栅MOS的工艺方法，包含如下步骤：第一步，硅衬底表面淀积氧化层及常压氧化层，光刻定义刻蚀形成沟槽；第二步，沟槽内淀积第一氧化硅层、氮化硅层及第二氧化硅层；第三步，沟槽内淀积第一多晶硅并回刻，并利用掩膜板保护第一多晶硅连接孔区域，对其他区域进行回刻；第四步，沟槽内热氧化层淀积，以及制作栅氧化层；第五步，第二多晶硅的淀积并回刻；第六步，注入形成P型体区，并进行高温热推进；第七步，源极湿法刻蚀并在光刻胶定义下进行离子注入；第八步，去胶，淀积层间介质之后热推进；第九步，形成硼磷硅玻璃；第十步，接触孔刻蚀、硼磷硅玻璃刻蚀以及硅衬底刻蚀；第十一步，光刻定义对硼磷硅玻璃进行刻蚀形成肖特基接触孔；第十二步，淀积钛/氮化钛，淀积钨并回刻，淀积金属层。进一步地，所述第一步中，淀积氧化层的厚度为常压氧化层的厚度为进一步地，所述第二步中，第一氧化硅层的厚度为氮化硅层的厚度为第二氧化硅层的厚度为进一步地，所述第三步，第一多晶硅淀积的总厚度为进一步地，所述第四步，热氧化层淀积的厚度为进一步地，所述第六步，P型体区进行1150℃热推进30分钟。进一步地，所述第七步，源极湿法刻蚀至保留氧化层进一步地，所述第九步，淀积硼磷硅玻璃的厚度为本专利技术所述的沟槽型双层栅MOS，其源极沟槽的隔离层采用了氧化硅/氮化硅/氧化硅的三明治复合结构，同时内部填充的多晶硅更多，使得源极接触孔的深度变浅，降低了沟槽刻蚀的难度，同样，肖特基沟槽内填充的多晶硅也更多更接近沟槽顶部。附图说明图1是现有沟槽型MOS源极沟槽结构示意图。图2是现有沟槽型MOS栅极沟槽结构示意图。图3是现有沟槽型MOS栅极肖特基沟槽结构示意图。图4是现有沟槽型MOS平面结构示意图。图5～11是本专利技术工艺步骤示意图。图12是本专利技术工艺流程图。附图标记说明1是MOSFET区域，2是栅极，3是肖特基区，4是衬底，5是(第一)氧化硅层，6是多晶硅，7是热氧化层，8是P型体区，9是接触孔，10是层间介质，11是硼磷硅玻璃，12是氮化硅，13是第二氧化硅层，14是多晶硅，15是光刻胶。具体实施方式本专利技术所述的沟槽型双层栅MOS，其源极沟槽如图10所示，硅衬底4中具有体区8，源极沟槽位于体区8且底部位于衬底4中，沟槽内填充多晶硅6；多晶硅6略低于硅衬底4表面，多晶硅6上方具有热氧化层7填满沟槽；衬底表面为层间介质10和硼磷硅玻璃11；所述硅衬底4中还具有肖特基沟槽，如图11所示，所述肖特基沟槽填充多晶硅，且多晶硅与沟槽之间以氧化层隔离。所述源极沟槽内的多晶硅6与源极沟槽之间还间隔有隔离层，所述隔离层是第一氧化硅层5、氮化硅12以及第二氧化硅层13的复合三明治结构，其中第一氧化硅层的厚度为氮化硅的厚度为第二氧化硅层的厚度为所述硼磷硅玻璃不填充入源极沟槽；本实施例选择第一氧化硅层厚度氮化硅厚度第二氧化硅层厚度所述肖特基沟槽内是以多晶硅填充满。本专利技术所述的沟槽型双层栅MOS的工艺方法，包含如下步骤：第一步，硅衬底表面淀积氧化层及常压氧化层，淀积氧化层的厚度为如淀积常压氧化层的厚度为如淀积光刻定义刻蚀形成沟槽。如图5所示。第二步，沟槽内淀积第一氧化硅层、氮化硅层及第二氧化硅层；第一氧化硅层的厚度为氮化硅层的厚度为第二氧化硅层的厚度为第三步，沟槽内淀积多晶硅并回刻，多晶硅淀积12K，并利用掩膜板保护第一多晶硅接触孔区域，对其他区域进行回刻，如图6所示。第四步，沟槽内热氧化层7淀积，热氧化层7淀积的厚度为以及制作栅氧化层；如图7所示。第五步，第二多晶硅的淀积并回刻，形成多晶硅栅极。第六步，注入形成P型体区8，并进行1150℃热推进30分钟的高温热推进。第七步，源极湿法刻蚀并在光刻胶定义下进行离子注入；源极湿法刻蚀至保留氧化层第八步，去胶，淀积层间介质10之后热推进。第九步，形成如厚度的硼磷硅玻璃11。第十步，接触孔刻蚀、硼磷硅玻璃刻蚀以及硅衬底刻蚀，如图8所示。第十一步，光刻定义对硼磷硅玻璃进行刻蚀形成肖特基接触孔，如图9所示。第十二步，淀本文档来自技高网...

【技术保护点】
一种沟槽型双层栅MOS，其硅衬底中具有体区，源极沟槽位于体区且底部位于衬底中，沟槽内填充多晶硅；多晶硅略低于硅衬底表面，多晶硅上方具有热氧化层填满沟槽；衬底表面为硼磷硅玻璃；所述硅衬底中还具有肖特基沟槽，所述肖特基沟槽填充多晶硅，且多晶硅与沟槽之间以氧化层隔离；其特征在于：所述源极沟槽内的多晶硅与源极沟槽之间还间隔有隔离层，所述隔离层是第一氧化硅层、氮化硅以及第二氧化硅层的复合三明治结构；所述硼磷硅玻璃不填充入源极沟槽；所述肖特基沟槽内是以多晶硅填充满。

【技术特征摘要】
1.一种沟槽型双层栅MOS，其硅衬底中具有体区，源极沟槽位于体区且底部位于衬
底中，沟槽内填充多晶硅；多晶硅略低于硅衬底表面，多晶硅上方具有热氧化层填满沟
槽；衬底表面为硼磷硅玻璃；所述硅衬底中还具有肖特基沟槽，所述肖特基沟槽填充多
晶硅，且多晶硅与沟槽之间以氧化层隔离；其特征在于：所述源极沟槽内的多晶硅与源
极沟槽之间还间隔有隔离层，所述隔离层是第一氧化硅层、氮化硅以及第二氧化硅层的
复合三明治结构；所述硼磷硅玻璃不填充入源极沟槽；所述肖特基沟槽内是以多晶硅填
充满。
2.如权利要求1所述的，其特征在于：所述的隔离层，其中第一氧化硅层的厚度为
氮化硅的厚度为第二氧化硅层的厚度为3.制备如权利要求1所述的沟槽型双层栅MOS的工艺方法，其特征在于：包含如下
步骤：
第一步，硅衬底表面淀积氧化层及常压氧化层，光刻定义刻蚀形成沟槽；
第二步，沟槽内淀积第一氧化硅层、氮化硅层及第二氧化硅层；
第三步，沟槽内淀积第一多晶硅并回刻，并利用掩膜板保护第一多晶硅连接孔区域，
对其他区域进行回刻；
第四步，沟槽内热氧化层淀积，以及制作栅氧化层；
第五步，第二多晶硅的淀积并回刻；
第六步，注入形成P型体区，并进行高温热推进；
第七步，源极湿法刻...

【专利技术属性】
技术研发人员：陈晨，周颖，陈正嵘，陈菊英，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31