本发明专利技术提供一种内存控制器、内存控制系统和内存控制方法。该内存控制器包括：至少一个自刷新模块，所述至少一个自刷新模块中的每一个分别与至少一个存储芯片连接，并且所述至少一个自刷新模块的每一个分别配置来对所连接的存储芯片进行刷新；判断模块，配置来分别判断所述至少一个自刷新模块中的每一个所连接的存储芯片的类别，从而生成与所述至少一个自刷新模块中的每一个对应的判断结果；以及控制逻辑模块，配置来在所述判断结果表示特定的自刷新模块所连接的存储芯片为第一类别的情况下，关闭所述特定的自刷新模块。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
诸如DRAM (Dynamic Random Access Memory,动态随机存取存储器)那样的易失性随机存取存储器的结构简单，且存取速度快，因此成为了最为常见的系统内存。但是，在诸如DRAM那样的易失性随机存取存储器中只能将数据保持很短的时间，为了保持数据，必须在每个刷新周期刷新(refresh)—次，如果存储单元没有被刷新，存储的信息就会丢失。另一方面，诸如NVRAM (Non-Volatile Random Access Memory)那样的非易失性随机存取存储器是指断电后仍能保持数据的一种随机存取存储器。因此不需要如易失性随机存取存储器那样在每个刷新周期进行刷新，但在相同容量下其成本高于易失性随机存取存储器。 利用在诸如NVRAM那样的非易失性随机存取存储器中断电后还能够保持数据的特性，有人提出了混合型RAM。在该混合型RAM中，同时存在诸如DRAM那样的易失性随机存取存储器和诸如NVRAM那样的非易失性随机存取存储器。 在将针对易失性随机存取存储器设计的内存控制器应用于该混合型RAM的情况下，内存控制器不仅对易失性随机存取存储器进行刷新，还对非易失性随机存取存储器进行刷新。如上所述，非易失性随机存取存储器是即使掉电也不会丢失信息的RAM，因此对非易失性随机存取存储器进行刷新的操作是无用的，从而增加了内存控制器的功耗。
技术实现思路
本专利技术鉴于上述问题而完成，其目的在于提供一种仅对需要在刷新周期进行刷新的如DRAM那样的易失性随机存取存储器进行刷新，从而减少功耗的内存控制器、内存控制系统和内存控制方法。 根据本专利技术的一个方面，提供一种内存控制器。该内存控制器包括:至少一个自刷新模块，所述至少一个自刷新模块中的每一个分别与至少一个存储芯片连接，并且所述至少一个自刷新模块的每一个分别配置来对所连接的存储芯片进行刷新；判断模块，配置来分别判断所述至少一个自刷新模块中的每一个所连接的存储芯片的类别，从而生成与所述至少一个自刷新模块中的每一个对应的判断结果；以及控制逻辑模块，配置来在所述判断结果表示特定的自刷新模块所连接的存储芯片为第一类别的情况下，关闭所述特定的自刷新丰吴块。 根据本专利技术的另一方面，提供一种内存控制系统。该内存控制系统包括:一个或多个存储芯片；至少一个自刷新模块，所述至少一个自刷新模块中的每一个分别与至少一个存储芯片连接，并且所述至少一个自刷新模块的每一个分别配置来对所连接的存储芯片进行刷新；判断模块，配置来分别判断所述至少一个自刷新模块中的每一个所连接的存储芯片的类别，从而生成与所述至少一个自刷新模块中的每一个对应的判断结果；以及控制逻辑模块，配置来在所述判断结果表示特定的自刷新模块所连接的存储芯片为第一类别的情况下，关闭所述特定的自刷新模块。 根据本专利技术的再一方面提供一种内存控制方法，该内存控制方法应用于内存控制器。所述内存控制器包括至少一个自刷新模块，所述至少一个自刷新模块中的每一个分别与至少一个存储芯片连接，并且所述至少一个自刷新模块的每一个分别配置来对所连接的存储芯片进行刷新。所述内存控制方法包括:分别判断所述至少一个自刷新模块中的每一个所连接的存储芯片的类别，从而生成与所述至少一个自刷新模块中的每一个对应的判断结果；以及在所述判断结果表示特定的自刷新模块所连接的存储芯片为第一类别的情况下，关闭所述特定的自刷新模块。 根据本专利技术的内存控制器、内存控制系统和内存控制方法，在混合RAM中仅对需要进行刷新的存储芯片进行刷新，从而减少内存控制器的功耗。并且，通过对现有的针对易失性随机存取存储器设计的内存控制器进行简单的改进，就能够实现减少内存控制器的功耗的效果。 【附图说明】 图1是表示根据实施例1的内存控制系统的示意图。 图2是表示根据实施例2的内存控制系统的示意图。 图3是表示自刷新模块具有多个刷新单元的情况的示意图。 图4是表示本专利技术的内存控制方法的流程图。 【具体实施方式】 将参照附图详细描述根据本专利技术的【具体实施方式】。这里，需要注意的是，在附图中，将相同的附图标记赋予基本上具有相同或类似结构和功能的组成部分，并且将省略关于它们的重复描述。 根据本专利技术的内存控制器对至少一个存储芯片的刷新进行控制。该内存控制器包括:至少一个自刷新模块、判断模块以及控制逻辑模块。该至少一个自刷新模块中的每一个分别与至少一个存储芯片连接，并且该至少一个自刷新模块的每一个分别配置来对所连接的存储芯片进行刷新。判断模块可以分别判断至少一个自刷新模块中的每一个自刷新模块所连接的存储芯片的类别，从而生成与至少一个自刷新模块中的每一个自刷新模块对应的判断结果。控制逻辑模块可以在判断结果表示特定的自刷新模块所连接的存储芯片为第一类别的情况下，关闭该特定的自刷新模块。 在这里，第一类别可以表示诸如NVRAM之类的在断电后仍能够保持数据的存储芯片。即，在存储芯片是断电后仍能够保持数据的存储芯片的情况下，不需要对存储芯片进行刷新。NVRAM 例如为 PCM (Phase Change RAM)>STT RAM (Shared Transistor TechnologyRAM)等。 以下，参照实施例1与实施例2分别说明通过寄存器和管脚来判断与自刷新模块连接的存储芯片的类别的方式，但本专利技术并非限定于这两种方式。只要能够判断出与各个自刷新模块连接的存储芯片的类别，并能够根据判断结果来对自刷新模块，都在本专利技术的范围内。 下面，结合具体实施例来说明本专利技术的技术方案。 《实施例1》 在实施例1中，在内存控制器中设置寄存器，并在寄存器存储关于各个自刷新模块所连接的存储芯片的类别的标志值。判断模块通过读取寄存器中的标志值，从而对各个自刷新模块所连接的存储芯片的类别进行判断。 图1是表示根据实施例1的内存控制系统的示意图。该内存控制系统包括内存控制器I和存储器2。其中，内存控制器I包括至少一个自刷新模块11、判断模块12、控制逻辑模块13和寄存器14。存储器2包括至少一个存储芯片。 为了便于说明，下面以内存控制器I包含两个自刷新模块IlA以及11B，并且每个自刷新模块分别连接到两个存储芯片为例进行描述。显然，本专利技术不限于此，根据内存的总容量以及单个内存芯片的容量，内存控制器I还可以包含其它数量的自刷新模块，并且每个自刷新模块可以与任意数量的存储芯片连接。 自刷新模块IlA与存储芯片Al、A2连接，并且负责在每个刷新周期对所连接的存储芯片A1、A2进行刷新。对应地，自刷新模块IlB与存储芯片B1、B2连接，并且负责在每个刷新周期对所连接的存储芯片B1、B2进行刷新。 关于是否需要刷新，根据配置需要，本实施例的存储芯片可以是如DRAM那样需要在每个刷新周期进行刷新的类别，也可以是如NVRAM那样不刷新也能够保持数据的类别。但是，在将现有技术中的针对DRAM设计的内存控制器应用到混合型RAM的情况下，在存储芯片属于如NVRAM那样的不需要刷新的存储芯片时，自刷新模块还对该存储芯片刷新的情况下，导致功耗的浪费。 在本实施例中，如果与特定的自刷新模块连接了多个存储芯片的情况下，优选设置为在与同一个自刷新模块连接的本文档来自技高网...
【技术保护点】
一种内存控制器，包括：至少一个自刷新模块，所述至少一个自刷新模块中的每一个分别与至少一个存储芯片连接，并且所述至少一个自刷新模块的每一个分别配置来对所连接的存储芯片进行刷新；判断模块，配置来分别判断所述至少一个自刷新模块中的每一个所连接的存储芯片的类别，从而生成与所述至少一个自刷新模块中的每一个对应的判断结果；以及控制逻辑模块，配置来在所述判断结果表示特定的自刷新模块所连接的存储芯片为第一类别的情况下，关闭所述特定的自刷新模块。
【技术特征摘要】
1.一种内存控制器，包括: 至少一个自刷新模块，所述至少一个自刷新模块中的每一个分别与至少一个存储芯片连接，并且所述至少一个自刷新模块的每一个分别配置来对所连接的存储芯片进行刷新；判断模块，配置来分别判断所述至少一个自刷新模块中的每一个所连接的存储芯片的类别，从而生成与所述至少一个自刷新模块中的每一个对应的判断结果；以及 控制逻辑模块，配置来在所述判断结果表示特定的自刷新模块所连接的存储芯片为第一类别的情况下，关闭所述特定的自刷新模块。2.如权利要求1所述的内存控制器，其中， 所述控制逻辑模块在所述判断结果表示特定的自刷新模块所连接的存储芯片不是第一类别的情况下，开启所述特定的自刷新模块。3.如权利要求1所述的内存控制器，还包括: 寄存器，配置来分别存储用于表示所述至少一个自刷新模块中的每一个所连接的存储芯片的类别的标志值， 所述判断模块与所述寄存器连接，并且基于所述寄存器中的标志值来分别判断所述至少一个自刷新模块中的每一个所连接的存储芯片的类别。4.如权利要求1所述的内存控制器，其中， 与所述至少一个自刷新模块中的每一个对应地设置了至少一个管脚，所述管脚配置来表示与其对应的自刷新模块所连接的存储芯片的类别， 所述判断模块与所述至少一个管脚连接，并且基于所述至少一个管脚的状态来分别判断与所述至少一个管脚的每个管脚对应的自刷新模块所连接的存储芯片的类别。5.如权利要求1所述的内存控制器，其中， 所述第一类别表示所述自刷新模块所连接的存储芯片为非易失性随机存取存储器。6.一种内存控制系统，包括: 一个或多个存储芯片； 至少一个自刷新模块，所述至少一个自刷新模块中的每一个分别与至少一个存储芯片连接，并且所述至少一个自刷新模块的每一个分别配置来对所连接的存储芯片进行刷新；判断模块，配置来分别判断所述至少一个自刷新模块...
【专利技术属性】
技术研发人员：谢巍，
申请(专利权)人：联想北京有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。