晶体管及晶体管的形成方法技术

一种晶体管及晶体管的形成方法，其中晶体管的形成方法包括：提供半导体衬底；在半导体衬底内形成至少2个沟槽；在所述沟槽内形成填充所述沟槽的隔离层，且所述隔离层顶部低于半导体衬底表面；在高于隔离层顶部的半导体衬底侧壁和表面形成外延层，且所述外延层覆盖所述半导体衬底两侧的部分隔离层；在所述半导体衬底和外延层内形成阱区；在所述外延层表面形成栅极结构，所述栅极结构包括覆盖外延层表面的栅介质层及位于栅介质层顶部的栅导电层；在栅导电层两侧外延层内形成轻掺杂区；在所述轻掺杂区内形成重掺杂区，且轻掺杂区和隔离层将所述重掺杂区与阱区隔离。本发明专利技术形成的晶体管功耗低，运行速度快，沟道尺寸小，且可有效消除翘曲效应。

【技术实现步骤摘要】

本专利技术涉及半导体制作领域，特别涉及。
技术介绍
随着半导体器件集成度的不断提高，特征尺寸逐渐减小，晶体管的沟道的长度也逐渐减小，栅介质层的厚度也在不断降低，由于栅极电压不会持续降低(目前至少为IV)，使得所述栅氧化层受到的电场强度变大，与时间相关的介质击穿(TDDB:Time DependentDielectric Breakdown)也更容易发生,且容易形成热载流子注入效应(HC1:Hot CarrierInject1n)。 现有技术中通常采用轻掺杂源漏区(LDD =Lightly Doped Drain)离子注入对热载流子注入效应进行优化，利用减小LDD离子注入的剂量和增大LDD注入能量，获得较深的LDD结，减小横向电场强度，从而减弱热载流子注入问题。 但上述方法可能导致短沟道效应(SCE:Short Channel Effect),为了缓解短沟道效应，现有技术中，在形成轻掺杂源漏区后，对所述轻掺杂源漏区靠近沟道区的两侧再进行口袋区(Pocket)注入，所述口袋区注入的杂质离子的类型与轻掺杂源漏区注入的杂质离子的类型相反，使得所述轻掺杂源漏区靠近沟道区的两侧的耗尽区变窄，能缓解短沟道效应。 尽管LDD以及Pocket等技术的引入在一定程度上可以改善晶体管的性能，但是现有技术形成的晶体管的电学性能依然有待提高，如晶体管的运行速度低、功耗高，且晶体管中易发生闩锁效应。
技术实现思路
本专利技术解决的问题是提供一种优化的，提高晶体管的运行速度，减小晶体管的功耗，且避免发生闩锁效应和翘曲效应。 为解决上述问题，本专利技术提供一种晶体管的形成方法，包括:提供半导体衬底；在所述半导体衬底内形成至少2个沟槽；在所述沟槽内形成填充所述沟槽的隔离层，且所述隔离层顶部低于半导体衬底表面；在高于隔离层顶部的半导体衬底侧壁和表面形成外延层，且所述外延层覆盖半导体衬底两侧的部分隔离层；在所述半导体衬底及所述外延层内形成阱区；在所述外延层表面形成栅极结构，所述栅极结构包括覆盖外延层表面的栅介质层以及位于栅介质层顶部的栅导电层；在所述栅导电层两侧的外延层内形成轻掺杂区，所述轻掺杂区的掺杂类型与阱区相反；在所述轻掺杂区内形成重掺杂区，所述重掺杂区的掺杂类型与轻掺杂区相同，且所述轻掺杂区和所述隔离层将所述重掺杂区与阱区隔离。 可选的，采用第二离子注入工艺形成所述轻掺杂区，且所述第二离子注入工艺的注入深度大于或等于所述外延层顶部至隔离层顶部的高度。 可选的，所述第二离子注入工艺为:注入的离子为磷、砷或锑，离子注入能量为0.5keV 至 40keV,注入离子剂量为 lE13atom/cm2 至 lE15atom/cm2。 可选的，所述外延层与所述半导体衬底材料相同。 可选的，所述外延层的材料为硅。 可选的，所述外延层的形成工艺为:反应气体包括硅源气体、HCl和H2，其中，硅源气体为SiH4、SiH2Cl2, SiHCl3或SiH3Cl中的一种或几种，硅源气体的流量为5sccm至100sccm, HCl 流量为 5sccm 至 100sccm, H2 流量为 10sccm 至 lOOOOsccm,反应腔室温度为600度至850度，反应腔室压强为I托至100托。 可选的，采用第一离子注入工艺形成所述阱区。 可选的，第一离子注入工艺为:注入的离子为硼、镓或铟，离子注入能量为50kev至 200kev,注入离子剂量为 lE13atom/cm2 至 5E15atom/cm2。 可选的，当所述阱区的离子注入类型为N型时，所述轻掺杂区的离子注入类型为P型；当所述阱区的离子注入类型为P型时，所述轻掺杂区的离子注入类型为N型。 可选的，采用第三离子注入工艺形成所述重掺杂区，且所述第三离子注入工艺的注入深度大于、小于或等于所述第二离子注入工艺的注入深度。 可选的，所述第三离子注入工艺的注入深度小于外延层顶部至隔离层底部的高度。 可选的，所述隔离层的材料为氧化硅。 可选的，所述栅介质层的材料为氧化硅或高k介质材料。 可选的，所述栅导电层的宽度大于相邻沟槽间的距离。 可选的，还包括:在所述半导体表面形成体接触区，所述体接触区与所述外延层同时形成。 本专利技术还提供一种晶体管，所述晶体管包括:半导体衬底；位于半导体衬底内的至少2个沟槽；位于沟槽内的隔离层，所述隔离层顶部低于半导体衬底表面；位于所述隔离层顶部的半导体衬底侧壁和表面的外延层，且所述外延层覆盖所述半导体衬底两侧的部分隔离层；位于所述半导体衬底内及所述外延层内阱区；位于所述外延层表面的栅极结构，所述栅极结构包括覆盖外延层表面的栅介质层以及位于栅介质层顶部的栅导电层；位于所述栅导电层两侧外延层内的轻掺杂区，所述轻掺杂区的掺杂类型与阱区相反；位于所述轻掺杂区内的重掺杂区，所述重掺杂区的掺杂类型与轻掺杂区相同，且所述轻掺杂区和所述隔离层将所述重掺杂区与阱区隔离。 可选的，所述外延层与半导体衬底材料相同。 可选的，所述外延层的材料为硅。 可选的，所述栅导电层的宽度大于相邻沟槽间的距离。 可选的，在所述半导体衬底表面具有体接触区。 与现有技术相比，本专利技术的技术方案具有以下优点: 本专利技术提供一种晶体管的形成方法，其中，所述轻掺杂区和所述隔离层将所述重掺杂区与阱区隔离，使得阱区与重掺杂区之间无耗尽层，从而有效避免了短沟道效应；因此无需为避免短沟道效应而形成Pocket区，从而避免轻掺杂区与Pocket区、重掺杂区与Pocket区间出现寄生电容，进而减小晶体管的RC延迟，提闻晶体管的运行速度，降低晶体管的功耗。 且由于重掺杂区与阱区相互隔离，则重掺杂区与阱区之间不会形成PN结，因此，重惨杂区与讲区间无寄生电容，进一步减小晶体管的RC延迟，进一步提闻晶体管的运行速度。 其次，由于本专利技术实施例中，晶体管的重掺杂区与阱区间无接触，因此，晶体管的重掺杂区与阱区间无耗尽层，可以有效避免短沟道效应；与现有技术相比，本专利技术形成的晶体管沟道区尺寸可以做的更小，满足器件小型化的需求。 再次，本专利技术提供的晶体管的形成方法，晶体管的重掺杂区与阱区间无法形成PNP结或NPN结，从而避免在晶体管中出现闩锁效应，提高晶体管的可靠性。 进一步，本专利技术实施例中，在半导体衬底表面形成体接触区，所述体接触区可以及时将半导体衬底内积累的电荷导出晶体管外，避免发生翘曲效应。 再进一步，本专利技术提供的晶体管的形成方法中的工艺过程，与传统的晶体管的形成方法中的工艺完全兼容，在形成具有高性能晶体管的同时，不会增加工艺难度。 本专利技术还提供一种晶体管，所述轻掺杂区和所述隔离层将所述重掺杂区与阱区隔离，因此晶体管的重掺杂区与阱区间无耗尽层，且晶体管的重掺杂区与阱区间无寄生电容，寄生电容的减小，有利于提高晶体管的运行速度，降低晶体管的功耗；且由于重掺杂区与阱区被隔离，则晶体管的重掺杂区和阱区不会形成NPN三极管或PNP三极管，避免晶体管中发生闩锁效应，提高晶体管的可靠性。 进一步，本专利技术实施例中，在半导体衬底表面具有体接触区，当晶体管中出现积累电荷时，所述体接触区可以及时将积累的电荷导出，避免发生翘曲效应。 【附图说明】 图1为本专利技术一实施例形成晶体管的剖面示意图； 本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底内形成至少2个沟槽；在所述沟槽内形成填充所述沟槽的隔离层，且所述隔离层顶部低于半导体衬底表面；在高于隔离层顶部的半导体衬底侧壁和表面形成外延层，且所述外延层覆盖所述半导体衬底两侧的部分隔离层；在所述半导体衬底及所述外延层内形成阱区；在所述外延层表面形成栅极结构，所述栅极结构包括覆盖外延层表面的栅介质层以及位于栅介质层顶部的栅导电层；在所述栅导电层两侧的外延层内形成轻掺杂区，所述轻掺杂区的掺杂类型与阱区相反；在所述轻掺杂区内形成重掺杂区，所述重掺杂区的掺杂类型与轻掺杂区相同，且所述轻掺杂区和所述隔离层将所述重掺杂区与阱区隔离。

【技术特征摘要】
1.一种晶体管的形成方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底内形成至少2个沟槽； 在所述沟槽内形成填充所述沟槽的隔离层，且所述隔离层顶部低于半导体衬底表面； 在高于隔离层顶部的半导体衬底侧壁和表面形成外延层，且所述外延层覆盖所述半导体衬底两侧的部分隔离层； 在所述半导体衬底及所述外延层内形成阱区； 在所述外延层表面形成栅极结构，所述栅极结构包括覆盖外延层表面的栅介质层以及位于栅介质层顶部的栅导电层； 在所述栅导电层两侧的外延层内形成轻掺杂区，所述轻掺杂区的掺杂类型与阱区相反； 在所述轻掺杂区内形成重掺杂区，所述重掺杂区的掺杂类型与轻掺杂区相同，且所述轻掺杂区和所述隔离层将所述重掺杂区与阱区隔离。2.根据权利要求1所述的晶体管的形成方法，其特征在于，采用第二离子注入工艺形成所述轻掺杂区，且所述第二离子注入工艺的注入深度大于或等于所述外延层顶部至隔离层顶部的高度。3.根据权利要求1所述的晶体管的形成方法，其特征在于，所述第二离子注入工艺为:注入的离子为磷、砷或锑，离子注入能量为0.5keV至40keV，注入离子剂量为lE13atom/cm2至 lE15atom/cm2。4.根据权利要求1所述的晶体管的形成方法，其特征在于，所述外延层与所述半导体衬底材料相同。5.根据权利要求1所述的晶体管的形成方法，其特征在于，所述外延层的材料为硅。6.根据权利要求5所述的晶体管的形成方法，其特征在于，所述外延层的形成工艺为:反应气体包括硅源气体、HCl和H2，其中，硅源气体为SiH4、SiH2Cl2、SiHCl3* SiH3Cl中的一种或几种，娃源气体的流量为5sccm至100sccm, HCl流量为5sccm至100sccm, H2流量为10sccm至lOOOOsccm，反应腔室温度为600度至850度，反应腔室压强为I托至100托。7.根据权利要求1所述的晶体管的形成方法，其特征在于，采用第一离子注入工艺形成所述阱区。8.根据权利要求7所述的晶体管的形成方法，其特征在于，第一离子注入工艺为:注入的离子为硼、镓或铟，离子注入能量为50kev至200kev,注入离...

【专利技术属性】
技术研发人员：王海强，蒲贤勇，汪铭，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31