图案的形成方法技术

一种图案的形成方法，包括：提供待刻蚀层，待刻蚀层分为第一区和第二区；在待刻蚀层上形成位于第一区的第一牺牲线、位于第二区的第二牺牲线，在第一牺牲线和第二牺牲线上形成硬掩模层；在第一牺牲线和第一牺牲线上的硬掩模层侧壁、第二牺牲线和第二牺牲线上的硬掩模层侧壁形成侧墙；刻蚀去除第一牺牲线上的硬掩模层和第一牺牲线；在刻蚀去除第一牺牲线上的硬掩模层和第一牺牲线后，以侧墙、第二牺牲线上的硬掩模层、第二牺牲线为掩模刻蚀待刻蚀层，位于第一区的侧墙下的剩余待刻蚀层作为第一线，位于第二区的侧墙下和侧墙之间的剩余待刻蚀层作为第二线。本发明专利技术的具有较小线宽的第一线和具有较大线宽的第二线均具有较精细的形貌。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种。
技术介绍
在现有技术中，随机存储器(Random Access Memory, RAM),通常包括位于衬底上的核心存储电路和位于核心存储电路周围的外围电路(Peripheral Circuit)。以分离栅极式快闪存储器为例，所述核心存储电路包括一些具有较小特征尺寸的晶体管，而外围电路主要包括具有一些较大特征尺寸的高压及中低压电路的晶体管，如果是嵌入式，还会有相应的低压逻辑电路。 对于形成具有较大特征尺寸的半导体器件的图案，如外围电路图案，可以使用传统的光刻胶工艺。而对于形成某些具有较小特征尺寸的半导体器件的精细图案，如核心存储电路图案，现有技术提出一种自对准双重图形化(Self-Aligned Double Patterning,SADP )工艺。 具体地，在现有技术中，形成分离栅极快闪存储器的图案的方法包括: 参照图1，在待刻蚀层10上形成牺牲材料层11，在牺牲材料层11上形成硬掩模材料层12，在硬掩模材料层12上形成图形化的光刻胶层13，图1中的虚线表示待形成的第一线.-^4 ， 参照图2，使用SADP工艺，在待刻蚀层10中形成相互间隔排列的多个第一线14，第一线14与图1中的虚线对应； 参照图3，在待刻蚀层10上形成图形化的光刻胶层16，图形化的光刻胶层16定义第二线的位置； 参照图4，以图形化的光刻胶层为掩模，刻蚀待刻蚀层10形成第二线15，第二线15与多个第一线14相间排列；去除图形化的光刻胶层。若分离栅极快闪式存储器器的核心存储电路中晶体管为平面CMOS晶体管，则多个相间排列的第一线14定义晶体管的栅极图案；若晶体管为鳍式场效应晶体管，则第一线14定义鳍部图案。同理地，第二线15定义外围电路的晶体管栅极或鳍部。 其中，待刻蚀层10可以是栅极材料层或衬底。待刻蚀层10可以是单层结构或叠层结构，具体可根据待形成的半导体器件作出选择。 第二线15具有较大特征尺寸，第二线15是使用光刻、刻蚀工艺形成，不能使用SADP工艺形成。在去除光刻胶过程可能会对第一线14和第二线15的形貌、边缘造成损伤，造成第一线14和第二线15的图案不够精细。
技术实现思路
本专利技术解决的问题是，在现有技术中，形成具有较大特征尺寸的第二线的过程中，去除光刻胶过程可能会对具有较小特征尺寸的第一线和具有较大特征尺寸的第二线的形貌、边缘造成损伤，造成第一线和第二线的图案不够精细。 为解决上述问题，本专利技术提供一种，该包括: 提供待刻蚀层，所述待刻蚀层分为第一区和第二区； 在所述待刻蚀层上形成位于第一区的第一牺牲线、位于第二区的第二牺牲线，在所述第一牺牲线和第二牺牲线上形成有硬掩模层； 在所述第一牺牲线和第一牺牲线上的硬掩模层侧壁、所述第二牺牲线和第二牺牲线上的硬掩模层侧壁形成侧墙； 刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线； 在刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线后，以所述侧墙、第二牺牲线上的硬掩模层、第二牺牲线为掩模刻蚀所述待刻蚀层，位于所述第一区的侧墙下的剩余待刻蚀层作为第一线，位于所述第二区的侧墙下和侧墙之间的剩余待刻蚀层作为第二线。 可选地，刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线的方法包括: 在所述待刻蚀层上形成填充材料层，所述待刻蚀层上的填充材料层上表面高于硬掩模层上表面，或所述待刻蚀层上的填充材料层上表面与硬掩模层上表面持平； 在所述填充材料层上形成图形化的光刻胶层，所述图形化的光刻胶层定义第一区的位置； 以所述图形化的光刻胶层为掩模，进行第一刻蚀，刻蚀所述填充材料层、刻蚀去除第一牺牲线上的硬掩模层；进行第二刻蚀，刻蚀去除第一牺牲线； 去除图形化的光刻胶层和剩余的填充材料层。 可选地，刻蚀所述填充材料层、刻蚀去除第一牺牲线上的硬掩模层的方法为干法刻蚀。 可选地，刻蚀去除所述第一牺牲线的方法为干法刻蚀或湿法刻蚀。 可选地，在刻蚀去除第一牺牲线上的硬掩模层时，还刻蚀去除第一区中高出所述第一牺牲线的侧墙部分。 可选地，所述填充材料层为底部抗反射层。 可选地，去除图形化的光刻胶层、剩余的填充材料层的方法包括: 使用灰化工艺去除图形化的光刻胶层和剩余的填充材料层； 使用湿法刻蚀去除在灰化工艺中产生的聚合物。 可选地，所述第一牺牲线、第二牺牲线的材料为多晶硅或无定形碳。 可选地，形成所述第一牺牲线、第二牺牲线和硬掩模层的方法包括: 在所述待刻蚀层上沉积牺牲材料层，在所述牺牲材料层上形成硬掩模材料层； 在所述硬掩模材料层上形成图形化的光刻胶层，图形化的光刻胶层定义第一牺牲线和第二牺牲线的位置； 以所述图形化的光刻胶层为掩模，刻蚀硬掩模材料层形成硬掩模层，刻蚀牺牲材料层形成第一牺牲线、第二牺牲线； 去除图形化的光刻胶层。 可选地，所述硬掩模层的材料为氮化硅、氧化硅、氮氧化硅或底部抗反射材料。 可选地，所述侧墙的材料为氮化硅或氧化硅。 可选地，形成所述侧墙的方法包括: 在所述待刻蚀层上形成侧墙材料层，所述侧墙材料层覆盖硬掩模层、第一牺牲线和第二牺牲线； 回刻蚀所述侧墙材料层，在所述第一牺牲线和第一牺牲线上的硬掩模层侧壁、所述第二牺牲线和第二牺牲线上的硬掩模层侧壁的剩余侧墙材料层作为侧墙。 可选地，在刻蚀所述待刻蚀层时，还刻蚀部分厚度或全部厚度的第二牺牲线。 可选地，还包括:去除所述侧墙。 可选地，所述第一线为存储器核心存储电路的晶体管的栅极或鳍部，所述第二线为存储器外围电路的晶体管的栅极或鳍部。 与现有技术相比，本专利技术的技术方案具有以下优点: 在刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线时，第二牺牲线为侧墙和硬掩模层所包围，第二牺牲线的形貌不会受到第一区中刻蚀过程的影响。接着，第一线和第二线为在同一刻蚀过程同时形成，也就是第一线和第二线均视为使用SADP工艺形成，第一线具有较小线宽，第二线具有较大线宽，与现有技术的两次图形化相比，刻蚀形成第一线和第二线的过程不需要形成光刻胶，避免去除光刻胶过程损伤第一线和第二线的边缘。这都使得本专利技术的具有较小线宽的第一线和具有较大线宽的第二线均具有较精细的形貌。 【附图说明】 图1?图4是现有技术的分离栅极快闪存储器的图案在制作过程中的剖面结构示意图； 图5?图11是本专利技术具体实施例的图案在制作过程中的剖面结构示意图。 【具体实施方式】 针对现有技术存在的问题，本专利技术技术方案提出一种，在该过程中，使用SADP工艺同时形成具有较小特征尺寸的线和较大特征尺寸的线。 为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。 参照图5，提供待刻蚀层100，所述待刻蚀层100分为第一区I和第二区II，在待刻蚀层100上形成牺牲材料层101，在牺牲材料层101上形成硬掩模材料层102，在硬掩模材料层102上形成图形化的光刻胶层103，图形化的光刻胶层103定义第一牺牲线和第二牺牲线的位置。 在具体实施例中，所述待刻蚀层100可以是半导体衬底，所述半导体衬底用于为后续工艺提供工作平台；所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体本文档来自技高网...

【技术保护点】
一种图案的形成方法，其特征在于，包括：提供待刻蚀层，所述待刻蚀层分为第一区和第二区；在所述待刻蚀层上形成位于第一区的第一牺牲线、位于第二区的第二牺牲线，在所述第一牺牲线和第二牺牲线上形成有硬掩模层；在所述第一牺牲线和第一牺牲线上的硬掩模层侧壁、所述第二牺牲线和第二牺牲线上的硬掩模层侧壁形成侧墙；刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线；在刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线后，以所述侧墙、第二牺牲线上的硬掩模层、第二牺牲线为掩模刻蚀所述待刻蚀层，位于所述第一区的侧墙下的剩余待刻蚀层作为第一线，位于所述第二区的侧墙下和侧墙之间的剩余待刻蚀层作为第二线。

【技术特征摘要】
1.一种图案的形成方法，其特征在于，包括: 提供待刻蚀层，所述待刻蚀层分为第一区和第二区； 在所述待刻蚀层上形成位于第一区的第一牺牲线、位于第二区的第二牺牲线，在所述第一牺牲线和第二牺牲线上形成有硬掩模层； 在所述第一牺牲线和第一牺牲线上的硬掩模层侧壁、所述第二牺牲线和第二牺牲线上的硬掩模层侧壁形成侧墙； 刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线； 在刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线后，以所述侧墙、第二牺牲线上的硬掩模层、第二牺牲线为掩模刻蚀所述待刻蚀层，位于所述第一区的侧墙下的剩余待刻蚀层作为第一线，位于所述第二区的侧墙下和侧墙之间的剩余待刻蚀层作为第二线。2.如权利要求1所述的形成方法，其特征在于，刻蚀去除所述第一牺牲线上的硬掩模层和第一牺牲线的方法包括: 在所述待刻蚀层上形成填充材料层，所述待刻蚀层上的填充材料层上表面高于硬掩模层上表面，或所述待刻蚀层上的填充材料层上表面与硬掩模层上表面持平； 在所述填充材料层上形成图形化的光刻胶层，所述图形化的光刻胶层定义第一区的位置； 以所述图形化的光刻胶层为掩模，进行第一刻蚀，刻蚀所述填充材料层、刻蚀去除第一牺牲线上的硬掩模层；进行第二刻蚀，刻蚀去除第一牺牲线； 去除图形化的光刻胶层和剩余的填充材料层。3.如权利要求2所述的形成方法，其特征在于，刻蚀所述填充材料层、刻蚀去除第一牺牲线上的硬掩模层的方法为干法刻蚀。4.如权利要求2所述的形成方法，其特征在于，刻蚀去除所述第一牺牲线的方法为干法刻蚀或湿法刻蚀。5.如权利要求2所述的形成方法，其特征在于，在刻蚀去除第一牺牲线上的 硬掩模层时，还刻蚀去除第一区中高出所述第一牺牲线的侧墙部分。6.如权利要求2所述的形成方法，其特征在于，所述填充材料层为底部抗反射...

【专利技术属性】
技术研发人员：王冬江，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31