一种FinFET器件及其制造方法技术

本发明专利技术提供一种FinFET器件及其制造方法，其中，所述制造方法包括：提供半导体衬底，在所述半导体衬底上形成多个离子注入区；在相邻的两个所述离子注入区之间外延形成用作鳍形沟道的鳍片；在相邻的两个所述鳍片之间形成隔离结构。根据本发明专利技术，形成的所述用作鳍形沟道的鳍片的表面晶向为<501>，因此，其表面粗糙度显著下降，后续在所述鳍形沟道的两侧及顶部形成高k-金属栅极结构以后，不会影响所述金属栅极结构中的功函数金属层的功函数的变化，保证FinFET器件具有良好的性能。

【技术实现步骤摘要】
—种FinFET器件及其制造方法
本专利技术涉及半导体制造工艺，具体而言涉及一种形成FinFET器件的鳍(Fin)形沟道的方法及具有所述鳍形沟道的FinFET器件。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。 随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍形沟道设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。 现有技术通常采用以下工艺步骤形成FinFET器件的鳍形沟道:首先，在硅基体上形成掩埋氧化物层以制作绝缘体上硅(SOI)结构；接着，在绝缘体上硅结构上形成硅层，其构成材料可以是单晶硅或者多晶硅；然后，图形化硅层，并蚀刻所述经图形化的硅层，以形成鳍形沟道。接下来，可以在鳍形沟道的两侧及顶部形成栅极结构，并在鳍形沟道的两端形成锗硅应力层。 采用上述方法形成鳍形沟道的表面晶向为〈110〉、〈100〉或〈111〉，如果采用高k-金属栅工艺形成位于鳍形沟道两侧的高k-金属栅极结构，则鳍形沟道的表面粗糙度将会影响形成于金属栅极下方的功函数金属层的功函数的变化，导致高k-金属栅极结构的电学性能的下降。 因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种FinFET器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上形成多个离子注入区；在相邻的两个所述离子注入区之间外延形成用作鳍形沟道的鳍片。 进一步，形成所述多个离子注入区的工艺步骤包括:在所述半导体衬底上形成图案化的光刻胶层；以所述光刻胶层为掩膜，执行离子注入，以在所述半导体衬底中形成所述多个离子注入区；去除所述光刻胶层，并回蚀刻所述半导体衬底，以完全露出所述多个离子注入区。 进一步，所述光刻胶层中的图案定义了所述离子注入的工艺窗口，所述工艺窗口的宽度为10-200nm。 进一步，所述离子注入的注入元素包括C、Ge、In、Ga、N、P或Sb。 进一步，所述离子注入的注入能量为l_5keV，注入剂量为5.0Xe15_5.0Xe18atom/2 cm ο 进一步，采用灰化工艺去除所述光刻胶层。 进一步，采用湿法蚀刻工艺实施所述回蚀刻。 进一步，所述鳍片的构成材料为S1、SiGe、SiSn*GeSn。 进一步，所述轄片的表面晶向为〈501〉。 进一步，所述鳍片的宽度为2-200nm，高度为5-lOOnm。 进一步，形成所述鳍片之后，还包括在相邻的两个所述鳍片之间形成隔离结构的步骤。 进一步，形成所述隔离结构的工艺步骤包括:形成完全覆盖所述鳍片的绝缘层；执行化学机械研磨工艺研磨所述绝缘层，以露出所述鳍片的顶部；去除部分所述绝缘层。 进一步,所述绝缘层的材料为Si02。 进一步，采用化学气相沉积工艺形成所述绝缘层。 进一步，采用回蚀刻工艺实施部分所述绝缘层的去除，所述回蚀刻为干法蚀刻或湿法蚀刻。 本专利技术还提供一种FinFET器件，包括: 半导体衬底； 形成于所述半导体衬底上的多个离子注入区； 形成于相邻的两个所述离子注入区之间的鳍片； 形成于相邻的两个所述鳍片之间的隔离结构。 进一步，所述轄片的表面晶向为〈501〉。 进一步，所述鳍片的宽度为2-200nm，高度为5-lOOnm。 进一步，所述鳍片的构成材料为S1、SiGe、SiSn或GeSn 根据本专利技术，形成的用作鳍形沟道的鳍片的表面晶向为〈501〉，因此，其表面粗糙度显著下降，后续在所述鳍形沟道的两侧及顶部形成高k-金属栅极结构以后，不会影响所述金属栅极结构中的功函数金属层的功函数的变化，保证FinFET器件具有良好的性能。 【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。 附图中: 图1A-图1F为根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图； 图2为根据本专利技术示例性实施例的方法形成FinFET器件的鳍形沟道的流程图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。 为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的形成FinFET器件的鳍形沟道的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。 应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。 [示例性实施例] 下面，参照图1A-图1F和图2来描述根据本专利技术示例性实施例的方法形成FinFET器件的鳍形沟道的详细步骤。 参照图1A-图1F，其中示出了根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。 首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。 接下来，在半导体衬底100上形成图案化的光刻胶层101。所述光刻胶层101中的图案定义了后续实施的离子注入的工艺窗口 102，所述工艺窗口 102的宽度为10-200nm。形成所述光刻胶层101的工艺步骤为为本领域技术人员所熟习，在此不再加以赘述。 接着，如图1B所示，以所述光刻胶层101为掩膜，执行离子注入，以在半导体衬底100中形成离子注入区103。所述离子注入的注入元素包括C、Ge、In、Ga、N、P、Sb等，注入能量为 l_5keV，注入剂量为 5.0Xe15-5.0Xe18atom/cm2。 接着，如图1C所示，去除所述光刻胶层101，并回蚀刻半导体衬底100，以完全露出离子注入区103。在本实施例中，采用灰化工艺去除所述光刻胶层101，采用湿法蚀刻工艺实施所述回蚀刻。 接着，如图1D所示，在半导体衬底100上外延生长硅层104。由于离子注入区103的存在，外延生长硅层104的过程中，在离子注入区103的周边区域，硅的生长速率急剧下降，因此，形成的硅层104呈现多个依次排列的鳍片，其排列规律为每两个相邻的离子注入区103之间形成一个所述鳍片。所述鳍片的宽度为2-200nm，高度为5-100nm。在本专利技术的其它示范性实施本文档来自技高网...

【技术保护点】
一种FinFET器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成多个离子注入区；在相邻的两个所述离子注入区之间外延形成用作鳍形沟道的鳍片。

【技术特征摘要】
1.一种FinFET器件的制造方法，包括: 提供半导体衬底，在所述半导体衬底上形成多个离子注入区； 在相邻的两个所述离子注入区之间外延形成用作鳍形沟道的鳍片。2.根据权利要求1所述的方法，其特征在于，形成所述多个离子注入区的工艺步骤包括:在所述半导体衬底上形成图案化的光刻胶层；以所述光刻胶层为掩膜，执行离子注入，以在所述半导体衬底中形成所述多个离子注入区；去除所述光刻胶层，并回蚀刻所述半导体衬底，以完全露出所述多个离子注入区。3.根据权利要求2所述的方法，其特征在于，所述光刻胶层中的图案定义了所述离子注入的工艺窗口，所述工艺窗口的宽度为10-200nm。4.根据权利要求2所述的方法，其特征在于，所述离子注入的注入元素包括C、Ge、In、Ga、N、P 或 Sb。5.根据权利要求4所述的方法，其特征在于，所述离子注入的注入能量为l-5keV，注入剂量为 5.0Xe15-5.0Xe18atom/cm2。6.根据权利要求2所述的方法，其特征在于，采用灰化工艺去除所述光刻胶层。7.根据权利要求2所述的方法，其特征在于，采用湿法蚀刻工艺实施所述回蚀刻。8.根据权利要求1所述的方法，其特征在于，所述鳍片的构成材料为S1、SiGe、SiSn或GeSn。9.根据权利要求8所述的方法，其特征在于，所述鳍片的表面晶向为〈501〉。10.根据权利要求8所述的方法，其...

【专利技术属性】
技术研发人员：禹国宾，林静，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京;11