一种新型触发式行地址寄存电路制造技术

本发明专利技术公开了一种新型触发式行地址寄存电路，主要由直流转换芯片U，与直流转换芯片U的P10管脚相连接的行地址寄存器阵列，以及与直流转换芯片U的C1管脚和C2管脚相连接的触发电路组成；所述触发电路由射极耦合式非对称电路，以及与其输出端相连接的无源π型滤波电路组成，其特征在于，在直流转换芯片U的C2管脚与C3管脚之间还串接有光束激发式逻辑放大电路；所述光束激发式逻辑放大电路主要由功率放大器P，与非门IC1，与非门IC2，与非门IC3等组成。本发明专利技术的整体结构非常简单，在采用射极耦合式非对称电路作为触发电路后，能最大程度的降低行地址寄存器的能耗，能有效防止电流脉冲对寄存器的击穿。

【技术实现步骤摘要】

本专利技术涉及一种寄存器电路，具体是指一种新型触发式行地址寄存器电路。
技术介绍
寄存器是CPU里不可缺少的存储单元，其容量的大小和运行速度直接决定了CPU的性能。目前，较为先进的是行地址寄存器和列地址寄存器，而无论是何种寄存器，其都需要通过电路来作为驱动。但是，目前人们所使用的行地址寄存器因其电路结构较为复杂而使得其能耗较高，运算速度较慢，不能很好的满足人们的低能耗、高运算效率的需求。
技术实现思路
本专利技术的目的在于克服目前行地址寄存器所存在的能耗较高、运算速度较低的缺陷，提供一种结构简单、实用的触发式行地址寄存电路。本专利技术的目的通过下述技术方案实现：一种新型触发式行地址寄存电路，主要由直流转换芯片U，与直流转换芯片U的P10管脚相连接的行地址寄存器阵列，以及与直流转换芯片U的C1管脚和C2管脚相连接的触发电路组成；所述触发电路由射极耦合式非对称电路，以及与其输出端相连接的无源π型滤波电路组成，其特征在于，在直流转换芯片U的C2管脚与C3管脚之间还串接有光束激发式逻辑放大电路；所述光束激发式逻辑放大电路主要由功率放大器P，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器P的同相端相连接、正极经光二极管D1后接地的极性电容C6，一端与极性电容C6的正极相连接、另一端经二极管D2后接地的电阻R13，正极与电阻R13和二极管D2的连接点相连接、负极接地的极性电容C8，一端与与非门IC1的负极输入端相连接、另一端与功率放大器P的同相端相连接的电阻R9，串接在功率放大器P的反相端与输出端之间的电阻R10，一端与与非门IC1的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R11，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C7，以及一端与极性电容C8的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R12组成；所述与非门IC1的正极输入端与功率放大器P的反相端相连接，其输出端与与非门IC2的正极输入端相连接，与非门IC3的正极输入端与功率放大器P的输出端相连接；功率放大器P的同相端则与直流转换芯片U的C2管脚相连接，与非门IC3的输出端则与直流转换芯片U的C3管脚相连接。所述射极耦合式非对称电路由三极管Q1，三极管Q2，三极管Q3，串接在三极管Q2的发射极与三极管Q3的基极之间的一级滤波电路，串接在三极管Q3的集电极与二极管Q2的集电极之间的电阻R7，串接在三极管Q1的集电极与三极管Q2的集电极之间的电阻R3，串接在三极管Q1的发射极与无源π型滤波电路之间的二级滤波电路，串接在三极管Q1的基极与无源π型滤波电路之间的三级滤波器，以及串接在三极管Q1的基极与无源π型滤波电路之间的电阻R2和串接在三极管Q3的基极与无源π型滤波电路之间的电阻R6组成；所述三极管Q2的基极与三极管Q1的集电极相连接，其集电极与无源π型滤波电路相连接，所述三极管Q2的发射极与三极管Q3的发射极均接地。所述无源π型滤波电路由电容C1、电容C2，以及串接在电容C1的正极与电容C2的正极之间的电阻R8组成；所述三极管Q2的集电极则与电容C2的正极相连接；电容C1的正极和负极则形成输出端。为确保使用效果，所述的电容C1、电容C2均为贴片电容，而所述行地址寄存器阵列则由6个行地址寄存器组成，且这6个行地址寄存器均经过开关S与直流转换芯片U的P10管脚相连接。所述直流转换芯片U为ZXLD1320降压型芯片。本专利技术与现有技术相比，具有如下优点和有益效果：（1）本专利技术的整体结构非常简单，在采用射极耦合式非对称电路作为触发电路后，能最大程度的降低行地址寄存器的能耗，能有效防止电流脉冲对寄存器的击穿。（2）本专利技术采用直流转换芯片来作为降压芯片，在结合射极耦合式非对称电路后，能使得行地址寄存器的存取速度较传统提供20%以上。附图说明图1为本专利技术的整体结构示意图。具体实施方式下面结合实施例及附图，对本专利技术作进一步地详细说明，但本专利技术的实施方式不限于此。如图1所示，本专利技术所述的触发式行地址寄存电路主要由直流转换芯片U，与直流转换芯片U的P10管脚相连接的行地址寄存器阵列，与直流转换芯片U的C1管脚和C2管脚相连接的触发电路，以及串接在直流转换芯片U的C2管脚与C3管脚之间的光束激发式逻辑放大电路组成。在本申请中，该直流转换芯片U优先采用ZXLD1320降压型芯片来实现。该ZXLD1320降压型芯片为ZETEX公司设计的专用恒定电流转换电路，其输入电源电压VCC为4～18V直流电压，其输出电流为1.5A。连接时，如图1所示，该光束激发式逻辑放大电路主要由功率放大器P，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器P的同相端相连接、正极经光二极管D1后接地的极性电容C6，一端与极性电容C6的正极相连接、另一端经二极管D2后接地的电阻R13，正极与电阻R13和二极管D2的连接点相连接、负极接地的极性电容C8，一端与与非门IC1的负极输入端相连接、另一端与功率放大器P的同相端相连接的电阻R9，串接在功率放大器P的反相端与输出端之间的电阻R10，一端与与非门IC1的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R11，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C7，以及一端与极性电容C8的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R12组成。所述与非门IC1的正极输入端与功率放大器P的反相端相连接，其输出端与与非门IC2的正极输入端相连接，与非门IC3的正极输入端与功率放大器P的输出端相连接；功率放大器P的同相端则与直流转换芯片U的C2管脚相连接，与非门IC3的输出端则与直流转换芯片U的C3管脚相连接组成。为确保使用效果，该触发电路优先由射极耦合式非对称电路，以及与其输出端相连接的无源π型滤波电路来实现。其中，射极耦合式非对称电路由三极管Q1，三极管Q2，三极管Q3，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8及电容C3、电容C4和电容C5组成。无源π型滤波电路为由电容C1、电容C2，以及串接在电容C1的正极与电容C2的正极之间的电阻R8所组成的低通滤波电路。根据实际需求，该无源π型滤波电路也可以为高通滤波电路。连接时，电容C1的负极与电容C2的负极相连接，以确保电阻R8、电容C1和电容C2之间形成一个回路。而电容C1的正极和负极则形成本专利技术的输出端。为确保使用效果，电容C1和电容C2均为贴片电容。所述电阻R5和电容C3相并联，形成一级滤波电路；电阻R4与电容C4相并联，形成二级滤波电路；电阻R1与电容C5相并联，形成三级滤波电路。连接时，一级滤波电路串接在三极管Q2的发射极与三极管Q3的基极之间，电阻R7串接在三极管Q3的集电极与二极管Q2的集电极之间，电阻R3串接在三极管Q1的集电极与三极管Q2的集电极之间，二级滤波电路则串接在三极管Q1的发射极与电容C2的负极之间，而三级滤波器则串接在三极管Q1的基极与电本文档来自技高网...

【技术保护点】
一种新型触发式行地址寄存电路，主要由直流转换芯片U，与直流转换芯片U的P10管脚相连接的行地址寄存器阵列，以及与直流转换芯片U的C1管脚和C2管脚相连接的触发电路组成；所述触发电路由射极耦合式非对称电路，以及与其输出端相连接的无源π型滤波电路组成，其特征在于，在直流转换芯片U的C2管脚与C3管脚之间还串接有光束激发式逻辑放大电路；所述光束激发式逻辑放大电路主要由功率放大器P，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器P的同相端相连接、正极经光二极管D1后接地的极性电容C6，一端与极性电容C6的正极相连接、另一端经二极管D2后接地的电阻R13，正极与电阻R13和二极管D2的连接点相连接、负极接地的极性电容C8，一端与与非门IC1的负极输入端相连接、另一端与功率放大器P的同相端相连接的电阻R9，串接在功率放大器P的反相端与输出端之间的电阻R10，一端与与非门IC1的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R11，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C7，以及一端与极性电容C8的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R12组成；所述与非门IC1的正极输入端与功率放大器P的反相端相连接，其输出端与与非门IC2的正极输入端相连接，与非门IC3的正极输入端与功率放大器P的输出端相连接；功率放大器P的同相端则与直流转换芯片U的C2管脚相连接，与非门IC3的输出端则与直流转换芯片U的C3管脚相连接。...

【技术特征摘要】
1.一种新型触发式行地址寄存电路，主要由直流转换芯片U，与直流转换芯片U的P10管脚相连接的行地址寄存器阵列，以及与直流转换芯片U的C1管脚和C2管脚相连接的触发电路组成；所述触发电路由射极耦合式非对称电路，以及与其输出端相连接的无源π型滤波电路组成，其特征在于，在直流转换芯片U的C2管脚与C3管脚之间还串接有光束激发式逻辑放大电路；所述光束激发式逻辑放大电路主要由功率放大器P，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器P的同相端相连接、正极经光二极管D1后接地的极性电容C6，一端与极性电容C6的正极相连接、另一端经二极管D2后接地的电阻R13，正极与电阻R13和二极管D2的连接点相连接、负极接地的极性电容C8，一端与与非门IC1的负极输入端相连接、另一端与功率放大器P的同相端相连接的电阻R9，串接在功率放大器P的反相端与输出端之间的电阻R10，一端与与非门IC1的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R11，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C7，以及一端与极性电容C8的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R12组成；所述与非门IC1的正极输入端与功率放大器P的反相端相连接，其输出端与与非门IC2的正极输入端相连接，与非门IC3的正极输入端与功率放大器P的输出端相连接；功率放大器P的同相端则与直流转换芯片U的C2管脚相连接，与非门IC3的输出端则与直流转换芯片U的C3管脚相连接。
2.根据权利要求1所述的一种新型触发...

【专利技术属性】
技术研发人员：罗娅，
申请(专利权)人：成都措普科技有限公司，
类型：发明
国别省市：四川;51