半导体器件制造方法技术

本发明专利技术公开了一种半导体器件制造方法，将硅片深阱注入层版图与零层对准标记版图集成在同一块光罩上，干法刻蚀后同时形成深阱注入区和零层对准标记，然后进行深阱离子注入，完成掺杂工艺，再去除光刻胶，后继进行深阱推进。对于没有深阱注入层，但有先于有源区形成的N阱(或P阱)层的，可以集成零层刻蚀和N阱(或P阱)层注入工艺，零层对准标记和N阱(或P阱)注入掺杂同时完成。本发明专利技术的半导体器件制造方法，将形成有源区之前的两次光刻合并为一次，消减了流程，节省了一道光刻及去胶工艺成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造技术，特别涉及一种半导体器件制造方法。
技术介绍
对于高压器件或者具有多阱工程的半导体制造工艺，深阱或阱工程需要在有源区形成前完成。深阱、阱工程及有源区的图形套准均通过零层对准标记(MARK)进行，零层对准标记(MARK)在第一道光刻和刻蚀形成。通常的半导体器件制造工艺流程，包括以下步骤：(1).零层氧化，在硅衬底上形成氧化层，如图1所示；(2).零层对准标记光刻，如图2所示；(3).零层对准标记刻蚀，形成零层对准标记(MARK)，如图3所示；(4).零层去胶，如图4所示；(5).深阱光刻(套准零层)，如图5所示；(6).深阱离子注入，如图6所示；(7).深阱去胶，如图7所示；(8).深阱推进，如图8所示；(9).N/P阱光刻(套准零层)，N/P阱离子注入，去胶，推进；(10).去除氧化层，衬垫(pad)氧化，氮化硅生长；(11).有源区光刻(套准零层)，刻蚀，去胶。
技术实现思路
本专利技术要解决的技术问题是提供半导体器件制造方法，能减少形成有源区之前的光刻次数，消减流程，节省光刻及去胶工艺成本。为解决上述技术问题，本专利技术提供的一种半导体器件制造方法，包括以下步骤：一.零层氧化，在硅衬底上形成氧化层；二.零层对准标记与深阱光刻；三.零层对准标记与深阱刻蚀，形成零层对准标记及深阱注入区；四.深阱离子注入；五.去除光刻胶；六.深阱推进；七.进行后续工艺。较佳的，所述零层对准标记与深阱刻蚀，采用干法刻蚀。较佳的，零层对准标记与深阱刻蚀的刻蚀深度，为500到1000埃。较佳的，所述后续工艺，包括以下步骤：7.1 N/P阱光刻，N/P阱离子注入，去胶，推进；7.2.去除氧化层，衬垫氧化，氮化硅生长；7.3.有源区光刻，刻蚀，去胶。为解决上述技术问题，本专利技术提供的另一种半导体器件制造方法，包括以下步骤：一.零层氧化，在硅衬底上形成氧化层；二.零层对准标记与N阱(或P阱)光刻；三.零层对准标记与N阱(或P阱)刻蚀，形成零层对准标记及N阱(或P阱)注入区；四.N阱(或P阱)离子注入；五.去除光刻胶；六.N阱(或P阱)推进；七.进行后续工艺。较佳的，所述零层对准标记与N阱(或P阱)刻蚀，采用干法刻蚀。较佳的，所述后续工艺，包括以下步骤：7.1 P阱(或N阱)光刻，P阱(或N阱)离子注入，去胶，推进；7.2.去除氧化层，衬垫氧化，氮化硅生长；7.3.有源区光刻，刻蚀，去胶。本专利技术的半导体器件制造方法，将硅片深阱注入层版图与零层对准标记版图集成在同一块光罩上，干法刻蚀后同时形成深阱注入区和零层对准标记，然后进行深阱离子注入，完成掺杂工艺，再去除光刻胶，后继进行深阱推进。对于没有深阱注入层，但有先于有源区形成的N阱(或P阱)层的，可以集成零层刻蚀和N阱(或P阱)层注入工艺，零层对准标记和N阱(或P阱)注入掺杂同时完成。本专利技术的半导体器件制造方法，将形成有源区之前的两次光刻(一次零层与一次阱)合并为一次，消减了流程，节省了一道光刻及去胶工艺成本。附图说明为了更清楚地说明本专利技术的技术方案，下面对本专利技术所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是通常的半导体器件制造工艺流程零层氧化完成示意图；图2是通常的半导体器件制造工艺流程零层对准标记光刻完成示意图；图3是通常的半导体器件制造工艺流程零层对准标记刻蚀完成示意图；图4是通常的半导体器件制造工艺流程零层去胶完成示意图；图5是通常的半导体器件制造工艺流程深阱光刻完成示意图；图6是通常的半导体器件制造工艺流程深阱离子注入完成示意图；图7是通常的半导体器件制造工艺流程深阱去胶完成示意图；图8是通常的半导体器件制造工艺流程深阱推进完成示意图；图9是本专利技术的半导体器件制造工艺流程一实施例零层对准标记与深阱光刻完成示意图；图10是本专利技术的半导体器件制造工艺流程一实施例零层对准标记与深阱刻蚀完成示意图；图11是本专利技术的半导体器件制造工艺流程一实施例深阱离子注入完成示意图；图12是本专利技术的半导体器件制造工艺流程一实施例去除光刻胶完成示意图；图13是本专利技术的半导体器件制造工艺流程一实施例深阱推进完成示意图。具体实施方式下面将结合附图，对本专利技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。实施例一半导体器件制造方法，包括以下步骤：一.零层氧化，在硅衬底上形成氧化层，如图1所示；二.零层对准标记与深阱光刻，如图9所示；三.零层对准标记与深阱刻蚀，形成零层对准标记(MARK)及深阱注入区，如图10所示；四.深阱离子注入，如图11所示；五.去除光刻胶，如图12所示；六.深阱推进，如图13所示；七.进行后续工艺。较佳的，零层对准标记与深阱刻蚀，采用干法刻蚀。较佳的，零层对准标记与深阱刻蚀的刻蚀深度(从氧化层底面往下的深度)为500到1000埃。较佳的，所述后续工艺，包括以下步骤：7.1 N/P阱光刻(套准零层)，N/P阱离子注入，去胶，推进；7.2.去除氧化层，衬垫(pad)氧化，氮化硅生长；7.3.有源区光刻(套准零层)，刻蚀，去胶。实施例一的半导体器件制造方法，将硅片(chip)深阱注入层版图(layout)与零层对准标记(MARK)版图集成在同一块光罩(MASK)上，零层对准标记(MARK)置于硅片(chip)的切割槽(Scribe Line)内，干法刻蚀后同时形成深阱注入区和零层对准标记，然后进行深阱离子注入，完成掺杂工艺，再去除光刻胶，后继进行深阱推进。后继的N/P阱注入及有源区光刻可利用上述在形成深阱注入区的同时形成的零层对准标记(MARK)进行套准。实施例一的半导体器件制造方法，集成了零层刻蚀和深阱注入工艺，将形成有源区之前的两次光刻(一次零层与一次深阱)合并为一次，零层对准标记(MARK)和深阱注入掺杂同时完成，消减了流程，节省了一道光刻及去胶工艺成本。实施例一的半导体器件制造方法，虽然会造成深阱注入区与本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，其特征在于，包括以下步骤：一.零层氧化，在硅衬底上形成氧化层；二.零层对准标记与深阱光刻；三.零层对准标记与深阱刻蚀，形成零层对准标记及深阱注入区；四.深阱离子注入；五.去除光刻胶；六.深阱推进；七.进行后续工艺。

【技术特征摘要】
1.一种半导体器件制造方法，其特征在于，包括以下步骤：
一.零层氧化，在硅衬底上形成氧化层；
二.零层对准标记与深阱光刻；
三.零层对准标记与深阱刻蚀，形成零层对准标记及深阱注入区；
四.深阱离子注入；
五.去除光刻胶；
六.深阱推进；
七.进行后续工艺。
2.根据权利要求1所述的半导体器件制造方法，其特征在于，
所述零层对准标记与深阱刻蚀，采用干法刻蚀。
3.根据权利要求1所述的半导体器件制造方法，其特征在于，
零层对准标记与深阱刻蚀的刻蚀深度，为500到1000埃。
4.根据权利要求1所述的半导体器件制造方法，其特征在于，
所述后续工艺，包括以下步骤：
7.1N/P阱光刻，N/P阱离子注入，去胶，推进；
7.2.去除氧化层，衬垫氧化，氮化硅生长；
7.3.有源区...

【专利技术属性】
技术研发人员：刘华明，熊淑萍，黄栋栋，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31