提供绝缘体上硅衬底上的波导的光学隔离的方法及结构技术

本发明专利技术揭示一种提供绝缘体上硅衬底的方法及结构，光子装置形成于所述绝缘体上硅衬底上，且在所述绝缘体上硅衬底中，波导的芯材料通过浅沟槽隔离区域与支撑衬底光学解耦。

【技术实现步骤摘要】
【国外来华专利技术】提供绝缘体上硅衬底上的波导的光学隔离的方法及结构政府许可权利本专利技术是依据由DARPA授予的许可号HR0011-9-0009在政府支持下进行的。政府对本专利技术具有特定权利。
本文中所描述的各种实施例涉及将波导与含在支撑所述波导的衬底中的材料光学解耦。
技术介绍
存在将光子装置与电子装置集成于同一衬底上的当前趋势。绝缘体上硅(SOI)衬底可用作此集成的支撑衬底。当光学波导形成时，围绕所述波导的芯提供包层以用于拘限沿着所述波导传播的光波。芯材料具有大于包层的折射率的折射率。如果将具有约3.47的折射率的硅用作波导的芯材料，那么波导包层可由具有约1.54的折射率的二氧化硅形成。当将绝缘体上硅衬底用作支撑衬底时，波导芯下方的包层材料可为也通常为二氧化硅的SOI衬底的埋入式氧化物(BOX)绝缘体。BOX包层还可起作用以防止因从硅波导芯到SOI结构的支撑硅的渐逝耦合导致的光学信号泄漏。然而，为防止此渐逝耦合，波导芯下的BOX包层材料必须相对厚，举例来说，大于1.0 μ m且通常为2.0 μ m到3.0 μ m厚。当Box包层材料较厚时，其抑制热流动到底层硅，此可充当散热器。另外，当特定电子装置(例如高速逻辑电路)与光子装置集成于同一 SOI衬底上时，SOI衬底的BOX必须相对薄，通常具有在100纳米到200纳米的范围内的厚度。此薄BOX绝缘体，尽管为电子装置提供良好衬底，但不足以防止硅波导芯到SOI衬底的底层支撑硅的光学耦合，此导致不合意的光学信号损失。 在第7，920，770号美国专利中论述用以防止硅波导芯到衬底的支撑硅的渐逝耦合的一种方式。在所述专利中，在硅支撑材料中于埋入式绝缘体下方的区处形成经蚀刻腔。所述腔用来增加波导芯与支撑硅之间的距离。所述腔可保持空的或由具有防止硅波导芯容易地光学耦合到所述腔形成于其中的腔材料或硅的折射性质的气体或其它材料填充。所述腔可在形成波导之后通过在波导芯的区外部的区处开始对支撑硅的蚀刻而形成。蚀刻过程在蚀刻位置的向下且向外扩展的支撑硅中产生腔。此产生可涵盖硅衬底的不在波导下方且不需要用于光学隔离的区的大的腔。另外，所述腔可形成于耦合到波导的光子装置(例如连接到波导的光学调制器)下方。如果耦合到波导的光学调制器或其它光子装置以在操作期间产生或需要热的添加的方式操作，那么腔及/或腔内的材料打乱到支撑硅衬底材料的热流动以使其作为散热片的有效性变小。 因此，用于形成具有相对薄BOX绝缘体且能够将波导芯与衬底材料光学解耦的绝缘体上硅结构的另一方法及结构为合意的。 【附图说明】 图1以横截面描绘根据本专利技术形成的SOI结构的实施例； 图2A及2B以连续横截面图描绘用于形成用于图1结构中的主体晶片的过程； 图3A到3D以连续横截面图描绘用于形成用于图1结构中的处置晶片的过程；及 图4A到4E以连续横截面图描绘用于形成图1实施例的过程。 【具体实施方式】 在以下详细说明中，参考形成本文的一部分且其中通过图解说明方式展示可实践的特定实施例的附图。充分详细地描述这些实施例以使得所属领域的技术人员能够制造并使用这些实施例，且应理解，可在不背离本专利技术的精神及范围的情况下对所揭示的特定实施例做出结构、逻辑或程序改变。 本文中所描述的实施例提供光子装置及电子电路两者可在其上形成的绝缘体上硅(SOI)结构，其具有波导芯与第一支撑衬底的充分光学解耦以防止通过渐逝耦合的光学损失，同时保持良好热耗散。光学解耦通过在波导芯下且沿着其延伸的形成于第一衬底中的浅沟槽隔离区提供。当第一衬底与波导及电路将在其上形成的具有BOX绝缘体及硅的第二衬底连结时，在波导将在第二衬底中形成之处下方的区处对准浅沟槽隔离。因此，绝缘体上硅(SOI)结构可形成有薄Β0Χ，其中光学隔离结构更加针对需要的区，同时提供能够更好地耗散热的支撑第一衬底。 图1图解说明绝缘体上硅结构的实施例，所述绝缘体上硅结构包含为由支撑半导体材料(举例来说，支撑硅111)形成的处置晶片112的部分的第一衬底，所述第一衬底连结到为主体晶片106的部分的第二衬底。主体晶片106含有在埋入式氧化物BOX层103上方的硅区101a(图4B)。图1中将硅区1la展示为划分成其中可形成硅波导芯107及其它光子装置的硅光子区102及其中可形成例如MOSFET晶体管125等电子电路的硅CMOS区104。处置晶片112包含浅沟槽隔离(STI)区域，所述STI区域包含形成于支撑硅111中的沟槽113，沟槽113填充有介电材料115。所述浅沟槽隔离足以防止形成于主体晶片106上的娃波导芯107与处置晶片112中的支撑娃111之间的光学I禹合。 经填充沟槽113具有一厚度，使得BOX 103的厚度与经填充沟槽的厚度为至少1000纳米。作为实例，如果BOX 103厚度为200纳米，那么沟槽113厚度大于800纳米(举例来说，在约800纳米到约1200纳米的范围内)。经填充沟槽具有宽于波导芯107的宽度Wwg的宽度Wt，使得沟槽延伸超过波导芯107的任一侧达至少I微米(且通常在I微米到1.3微米的范围内)的距离d。经填充沟槽113在波导芯107下方且沿着其长度延伸。 由硅形成的波导芯107由包层环绕，所述包层具有比硅芯低得多的折射率。包层部分地由可使其较薄(举例来说，200纳米或更小)的埋入式氧化物BOX 103形成。薄B0X103不能够单独地提供硅波导芯107与处置晶片的支撑硅111的充分光学解耦。如图1中所展示，浅沟槽隔离区域的沟槽113在硅波导芯107下方对准且提供波导芯107与处置晶片112的支撑硅111的所需光学解耦。围绕波导芯107的包层由底层BOX 103、提供于波导芯107的侧面上的电介质121及提供为层间介电结构127的下部层及部分的电介质130提供。可用于BOX 103、电介质121及层间介电结构127中的电介质130的材料为二氧化硅，但还可使用具有低于硅的折射率的折射率的其它介电材料。 图1将CMOS电路区104图解说明为具有含有由MOSFET 125表示的电子装置的电路区109，MOSFET 125具有栅极结构124以及形成于其中的源极及漏极区域128。图1还图解说明非晶硅接合材料117，其可经提供以将处置晶片112接合到含有波导芯107及电子电路109区的主体晶片106。如果处置晶片112与含有波导芯107及电子电路109区的主体晶片106之间存在另外充分接合强度，那么可省去此接合材料117，如在下文更详细地描述。如果非晶硅接合材料117经提供，那么其可在稍后CMOS处理期间从非晶改变成晶体形式以用于电子电流形成。 图2到4展示制造图1中所展示的结构的实例性方法中的各种阶段。图2A到2B图解说明形成主体晶片106的实例性过程，而图3A到3D图解说明形成处置晶片112的实例性过程。 图2A展示氧化物材料103 (举例来说，S12)的形成，氧化物材料103将形成经完成绝缘体上硅结构中的埋入式氧化物(BOX) 103层。将氢原子植入到主体晶片106中以形成在下文更详细地论述的切割线105 (图2B)。 现在参考图3A到3D，描述用于形成处置晶片112的过程。半导体(例如，支撑硅111 (图3A))具有在本文档来自技高网...

【技术保护点】
一种形成集成结构的方法，所述方法包括以下动作：在第一衬底中形成隔离区域；在第二衬底上形成光子区；以及将所述第一衬底与所述第二衬底接合在一起，使得所述隔离区域与所述光子区对准。

【技术特征摘要】
【国外来华专利技术】2012.06.04 US 13/487,5731.一种形成集成结构的方法，所述方法包括以下动作: 在第一衬底中形成隔离区域； 在第二衬底上形成光子区；以及 将所述第一衬底与所述第二衬底接合在一起，使得所述隔离区域与所述光子区对准。2.根据权利要求1所述的方法，其中所述第一衬底及所述第二衬底各自包括硅衬底，所述光子区为硅光子区。3.根据权利要求2所述的方法，其进一步包括在所述硅光子区内形成波导，使得波导芯与所述隔离区域对准。4.根据权利要求3所述的方法，其中在将所述第一衬底与所述第二衬底接合在一起之后形成所述波导。5.根据权利要求2所述的方法，其进一步包括将所述隔离区域形成为浅沟槽隔离区域。6.根据权利要求5所述的方法，其进一步包括将BOX形成为所述第二衬底的在所述硅光子区下的部分，其中所述BOX与所述浅沟槽隔离区域的组合厚度为至少I微米。7.根据权利要求6所述的方法，其中所述BOX的厚度小于或等于200纳米。8.根据权利要求6所述的方法，其中所述浅沟槽隔离区域的厚度在约800纳米到约1200纳米的范围内。9.根据权利要求3所述的方法，其进一步包括形成环绕所述波导芯的包层区域，所述包层区域至少部分地由所述第二衬底上位于所述波导下方的第一电介质形成。10.根据权利要求9所述的方法，其中所述波导芯由硅形成，且所述第一电介质包括氧化物。11.根据权利要求10所述的方法，其中所述第一电介质包括二氧化硅。12.根据权利要求9所述的方法，其中所述包层区域进一步包括在所述波导的侧面上的第二电介质。13.根据权利要求10所述的方法，其中所述第一电介质及所述第二电介质包括二氧化硅。14.根据权利要求2所述的方法，其中所述接合进一步包括在所述第一衬底及所述第二衬底中的至少一者上形成非晶硅且将所述衬底按压在一起，使得所述非晶硅用作接合材料以将所述第一衬底接合到所述第二衬底。15.根据权利要求2所述的方法，其中所述第二衬底进一步包括绝缘体，且所述第一衬底与所述第二衬底的所述接合形成具有埋入式绝缘体的绝缘体上硅结构。16.根据权利要求2所述的方法，其中所述第二衬底进一步包括邻近所述硅的介电材料，所述方法进一步包括在形成所述波导之前将所述第二衬底硅薄化。17.根据权利要求16所述的方法，其中通过以下方式将所述第二衬底硅薄化:植入掺杂剂以形成切割线且接着沿着所述切割线切割以移除所述硅的...

【专利技术属性】
技术研发人员：罗伊·米迪，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US