一种空气侧墙的制作方法技术

本发明专利技术公开了一种空气侧墙的制作方法，在CMOS器件制作过程中，通过形成释放口将NMOS栅极、PMOS栅极两侧的APF侧墙刻蚀去除来形成空气侧墙，以取代传统的二氧化硅或氮化硅侧墙，利用侧墙中空气的介质特性，可有效减小器件的寄生电容，提高器件的瞬态响应特征，从而减小反转延迟，降低开关所需能量，减小能耗，提高CMOS的运行速度，并可与现有的CMOS工艺相兼容，因此具有很大的应用价值。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域，更具体地，涉及。
技术介绍
在半导体集成电路工业中，随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小，如何减小CMOS的能耗以减少器件的发热已成为人们关注的焦点。 人们通过采用电阻率更低的铜金属线替代铝金属线，以及采用镍硅化合物取代钴硅化合物等措施来减小CMOS的能耗，提高互连速度。但随着技术的不断发展进步，需要更多地新技术以取得更多的好处。 目前的CMOS工艺中，普遍采用二氧化硅或者氮化硅来制作侧墙(Spacer)。侧墙用来环绕栅极，以控制离子注入的区域，防止更大剂量的源漏(S/D)注入过于接近沟道以致可能发生的源漏穿通现象。 请参阅图1，图1是现有技术的CMOS工艺中侧墙的一种制作方法形成的器件结构示意图。如图1所示，在现有技术的CMOS工艺中，侧墙的一种制作方法包括以下步骤: 步骤一:在P型半导体衬底100上外延生长一层P型单晶硅101 ； 步骤二:在P型单晶硅101中制作N阱102、P阱103以及浅槽隔离104 ； 步骤三:在P阱103和N阱102中分别形成N+源漏区105、P+源漏区106 ； 步骤四:形成栅极107，并在栅极107两侧形成氮化硅或者二氧化硅侧墙108。 利用上述工艺所制作的氮化硅或者二氧化硅侧墙，可用来控制离子注入的区域。但是，氮化硅或者二氧化硅侧墙也同时会带来使得器件的寄生电容增大，器件瞬态响应慢，影响反转延迟，开关所需能量大，能耗高的问题。 因此，鉴于以上原因，急需开发一种新型的侧墙，以解决上述问题。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供，通过形成释放口将NMOS栅极、PMOS栅极两侧的APF侧墙刻蚀去除来形成空气侧墙，以取代传统的二氧化硅或氮化硅侧墙，利用侧墙中空气的介质特性，可减小反转延迟，降低开关所需能量，减小能耗，从而提高CMOS的运行速度，并可与现有的CMOS工艺相兼容。 为实现上述目的，本专利技术的技术方案如下: ，用于CMOS工艺中的器件制作，其特征在于，包括: 步骤一:提供一半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区形成有N+源漏区和NMOS栅极，所述PMOS区形成有P+源漏区和PMOS栅极； 步骤二:沉积APF层，并刻蚀形成所述NMOS栅极、PMOS栅极的APF侧墙； 步骤三:沉积第一介质层，覆盖所述NMOS栅极、PMOS栅极及APF侧墙； 步骤四:对所述第一介质层进行平坦化，直至去除所述APF侧墙顶部的一部分，以在所述APF侧墙顶部形成释放口 ； 步骤五:通过所述释放口去除所述APF侧墙； 步骤六:沉积第二介质层，封闭所述释放口，原位形成所述NMOS栅极、PMOS栅极的空气侧墙。 优选地，步骤二中，所述APF层采用等离子增强化学气相沉积工艺沉积而成，其沉积厚度为800?2000埃。 优选地，所述等离子增强化学气相沉积工艺时的反应气体为乙炔，反应温度为350?480°C，反应直流功率为350?600瓦。 优选地，步骤三中，所述第一介质层为采用原子层沉积工艺低温沉积而成的二氧化硅介质层，其沉积厚度为300?800埃。 优选地，所述原子层沉积工艺时的反应气体为SiH2 (NEt2) 2 (BDEAS)，反应温度为50?100°C，功率为1500?2500瓦。 优选地，步骤四中，采用化学机械研磨法对所述第一介质层进行平坦化。 优选地，步骤四中，所述释放口的宽度为5?10nm。 优选地，步骤五中，通过所述释放口采用干法刻蚀去除所述APF侧墙。 优选地，所述干法刻蚀时的反应气体为氧气，功率为300?500瓦。 优选地，步骤六中，所述第二介质层为采用等离子增强化学气相沉积工艺沉积而成的二氧化硅介质层，其沉积厚度为2000?5000埃。 从上述技术方案可以看出，本专利技术在CMOS器件制作过程中，通过形成释放口将NMOS栅极、PMOS栅极两侧的APF侧墙刻蚀去除来形成空气侧墙，以取代传统的二氧化硅或氮化硅侧墙，利用空气的介质特性，可有效减小器件的寄生电容，提高器件的瞬态响应特征，从而减小反转延迟，降低开关所需能量，减小能耗，提高CMOS的运行速度，并可与现有的CMOS工艺相兼容，因此具有很大的应用价值。 【附图说明】 图1是现有技术的CMOS工艺中侧墙的一种制作方法形成的器件结构示意图； 图2是本专利技术的流程图； 图3?图8是应用图2的制作方法制作本专利技术的一种空气侧墙的实施例的器件结构示意图。 【具体实施方式】 下面结合附图，对本专利技术的【具体实施方式】作进一步的详细说明。 需要说明的是，在下述的【具体实施方式】中，在详述本专利技术的实施方式时，为了清楚地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本专利技术的限定来加以理解。 在本实施例中，请参阅图2，图2是本专利技术的流程图；同时，请对照参阅图3?图8，图3?图8是应用图2的制作方法制作本专利技术的一种空气侧墙的实施例的器件结构示意图。图3?图8中示意的器件结构，可与图2中的各制作步骤相对应，以便于对本专利技术方法的理解。 如图2所示，本专利技术提供了，包括以下步骤: 如框SOl所示，步骤一:提供一半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区形成有N+源漏区和NMOS栅极，所述PMOS区形成有P+源漏区和PMOS栅极。 请参考图3，本专利技术的，应用于CMOS工艺中的器件制作。首先，采用现有的CMOS工艺及公知技术，在包括NMOS区和PMOS区的半导体衬底上形成所述NMOS区的N+源漏区和NMOS栅极，以及形成所述PMOS区的P+源漏区和PMOS栅极。具体步骤如下: 在P型半导体衬底200上外延生长一层P型单晶硅201 ； 在P型单晶硅201中制作N阱202、P阱203以及浅槽隔离204 ； 在P阱203和N阱202中分别形成N+源漏区205、P+源漏区206 ； 然后，形成栅极207。 如框S02所示，步骤二:沉积APF层，并刻蚀形成所述NMOS栅极、PMOS栅极的APF侧墙。 接着，请参考图4，在单晶硅201和栅极207上方沉积一连续的APF层(AdvancedPatterning Film，先进图形化膜层)，将单晶硅201和栅极207完全覆盖(图示已作省略处理)。所述APF层可采用等离子增强化学气相沉积工艺沉积而成。沉积时的反应气体例如可为乙炔，反应温度优选为350?480°C，例如可采用400°C的反应温度；反应直流功率优选为350?600瓦，例如可采用400瓦的反应直流功率。所述APF层的沉积厚度优选为800?2000埃，例如可沉积1500埃的APF。然后，应用公知技术对APF层进行刻蚀，形成所述NMOS栅极、PMOS栅极207的APF侧墙208。APF为无定形碳材料，此处形成APF侧墙208，是为了作为后续形成本专利技术的空气侧墙时需要去除的牺牲侧墙。 如框S03所示，步骤三:沉积第一介质层，覆盖所述NMOS栅极、PMOS栅极及APF侧 m ο 请参考图5，在栅极207上方沉积一连续的第一介质层209，并将本文档来自技高网...

【技术保护点】
一种空气侧墙的制作方法，用于CMOS工艺中的器件制作，其特征在于，包括：步骤一：提供一半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区形成有N+源漏区和NMOS栅极，所述PMOS区形成有P+源漏区和PMOS栅极；步骤二：沉积APF层，并刻蚀形成所述NMOS栅极、PMOS栅极的APF侧墙；步骤三：沉积第一介质层，覆盖所述NMOS栅极、PMOS栅极及APF侧墙；步骤四：对所述第一介质层进行平坦化，直至去除所述APF侧墙顶部的一部分，以在所述APF侧墙顶部形成释放口；步骤五：通过所述释放口去除所述APF侧墙；步骤六：沉积第二介质层，封闭所述释放口，原位形成所述NMOS栅极、PMOS栅极的空气侧墙。

【技术特征摘要】
1.一种空气侧墙的制作方法，用于CMOS工艺中的器件制作，其特征在于，包括: 步骤一:提供一半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区形成有N+源漏区和NMOS栅极，所述PMOS区形成有P+源漏区和PMOS栅极； 步骤二:沉积APF层，并刻蚀形成所述NMOS栅极、PMOS栅极的APF侧墙； 步骤三:沉积第一介质层，覆盖所述NMOS栅极、PMOS栅极及APF侧墙； 步骤四:对所述第一介质层进行平坦化，直至去除所述APF侧墙顶部的一部分，以在所述APF侧墙顶部形成释放口 ； 步骤五:通过所述释放口去除所述APF侧墙； 步骤六:沉积第二介质层，封闭所述释放口，原位形成所述NMOS栅极、PMOS栅极的空气侧墙。2.根据权利要求1所述的空气侧墙的制作方法，其特征在于，步骤二中，所述APF层采用等离子增强化学气相沉积工艺沉积而成，其沉积厚度为800?2000埃。3.根据权利要求2所述的空气侧墙的制作方法，其特征在于，所述等离子增强化学气相沉积工艺时的反应气体为乙炔，反应温度为350?480°C，反应直流功率为350?60...

【专利技术属性】
技术研发人员：曾绍海，李铭，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海;31