肖特基势垒制作方法及肖特基势垒技术

本发明专利技术公开了一种肖特基势垒制作方法，该方法包括如下步骤a.在硅片上形成低势垒金属层；b.在低势垒金属层上形成包覆所述低势垒金属层的电极金属层，形成硅片-低势垒金属-电极金属层结构；c.对所述硅片-低势垒金属-电极金属层结构进行热处理。本发明专利技术还公开了一种肖特基势垒。根据本发明专利技术的肖特基势垒制作方法和肖特基势垒利用外部的电极金属层对内部的低势垒金属层形成保护，防止低势垒金属层氧化而引起势垒参数不稳定的问题。另外，形成势垒的同时，电极金属层也同时形成，制作肖特基产品时不需要后续进行正面电极金属淀积处理。

【技术实现步骤摘要】
肖特基势垒制作方法及肖特基势垒
本专利技术涉及金属-半导体结，尤其涉及一种肖特基势垒制作方法和肖特基势垒。
技术介绍
肖特基势垒二极管又称热载流子二极管。是利用金属与半导体接触形成的金属一半导体结原理制作的。通常用蒸镀、溅射、电镀等方法在洁净的半导体表面上淀积一层纯金属膜，形成面接触肖特基结。势垒结构的形成是制造肖特基产品的关键步骤。肖特基势垒二极管的制作中为了获得具有低正向导通电压的肖特基二极管，一般采用低势垒的Ti做势垒金属，在硅片上形成T1-Si势垒层。目前一般通过蒸镀的方法在硅片上蒸镀金属Ti，为了势垒结构的长期稳定，使接触良好、减小接触电阻，须在蒸镀Ti金属层后进行适当热处理。但Ti容易氧化，这使得热处理步骤的难度大，制作出的Ti势垒产品的参数控制不稳定。
技术实现思路
本专利技术的目的是提供一种肖特基势垒制作方法，可以解决上述势垒金属容易氧化、造成热处理步骤难度大或势垒参数控制不稳定的问题。 根据本专利技术的一个方面，提供了一种肖特基势垒制作方法，包括如下步骤a.在硅片上形成低势垒金属层；b.在低势垒金属层上形成包覆所述低势垒金属层的电极金属层，形成硅片-低势垒金属-电极金属层结构；c.对所述硅片-低势垒金属-电极金属层结构进行热处理。 本专利技术肖特基势垒制作方法通过先蒸镀低势垒金属层，后蒸镀电极金属层，使电极金属层覆盖在低势垒金属层外，进行热处理时，利用外部的电极金属层对内部的低势垒金属层形成保护，防止低势垒金属层氧化而引起势垒参数不稳定的问题。另外，形成势垒的同时，电极金属层也同时形成，制作肖特基产品时不需要后续进行正面电极金属淀积的步骤。 在一些实施方式中，所述低势鱼金属层为Ti金属层。 在一些实施方式中，所述电极金属层为Ag金属层或Al金属层。电极金属层能够防止低势垒金属层氧化。 在一些实施方式中，在所述步骤a、b中，分别采用真空蒸镀法形成所述低势垒金属层和所述电极金属层。使得形成的金属层厚度均匀，性质稳定。 在一些实施方式中，在所述步骤c中，在H2和N2的气氛内进行热处理，所述热处理的温度为400摄氏度，热处理时间为30分钟。使热处理后的S1-Ti势垒结构接触良好、减小接触电阻，长期稳定。 在一些实施方式中，在所述步骤a之前还包括对所述硅片进行清洗的步骤，防止杂质对后续步骤产生不良影响。 在一些实施方式中，所述对所述硅片进行清洗的步骤包括:采用H2SO4 =H2O2体积比为5:1的清洗液清洗硅片10分钟；用HF = H2O体积比为10:1的清洗液清洗硅片30秒；冲水，甩干。由此，可以将硅片表面清洁干净，不会对后续步骤产生影响，使所得的势垒结构参数稳定。 采用本专利技术的方法制得的势垒正向导通压降VF = 0.46V±0.02V，整片良率均能达到90%以上，明显高于采用现有技术方法只用Ti金属的75%的整片良率。 根据本专利技术的了另一方面，提供了一种肖特基势垒，包括硅片、低势垒金属层及电极金属层，所述低势垒金属层蒸镀在所述硅片上，所述电极金属层蒸镀在所述低势垒金属层上并包覆所述低势垒金属层。利用外部的电极金属层对内部的低势垒金属层形成保护，防止对势垒的热处理过程中低势垒金属层被氧化而引起势垒参数不稳定的问题。形成势垒的同时，电极金属层也同时形成，制作肖特基产品时不需要后续进行正面电极金属淀积的步骤。 在一些实施方式中，低势垒金属层为Ti金属层。 在一些实施方式中，所述Ti金属层的厚度为200纳米。该厚度的Ti金属层性质稳定，势垒不容易有缺陷，同时又不浪费金属。 在一些实施方式中，电极金属层为Ag金属层或Al金属层。 在一些实施方式中，所述Ag金属层或Al金属层的厚度为3微米。该厚度的Ag金属层可靠性好，既能起到保护下面势垒层的作用，产品可靠性好，又不浪费金属。 【附图说明】 图1为跟据本专利技术一实施方式的流程框图； 图2为根据本专利技术一实施方式的肖特基势垒结构示意图。 【具体实施方式】 图1为跟据本专利技术一实施方式的流程框图。图2为根据本专利技术一实施方式的的肖特基势垒结构示意图。下面结合【附图说明】本专利技术的方法，如图所示，本专利技术的肖特基势垒制作方法包括如下步骤: a.在硅片I上形成低势垒金属层2 ； b.在低势垒金属层2上形成包覆所述低势垒金属层2的电极金属层3，形成硅片-低势垒金属-电极金属层结构； c.对所述硅片-低势垒金属-电极金属层结构进行热处理。 实施例中采用的低势垒金属是Ti，采用的外层电极金属是Ag，采用真空蒸镀方法形成Ti金属层和Ag金属层。下面以S1-T1-Ag的组合为例具体说明本专利技术的肖特基势垒制作方法。本专利技术的方法可以采用美国CHA公司的MARK50型蒸发台。 首先，准备好待处理的硅片1，采用H2SO4 =H2O2体积比为5:1的清洗液清洗硅片I十分钟，用水冲洗；然后用HF = H2O体积比为10:1的清洗液清洗硅片1，清洗时间为30秒；最后用水冲洗硅片1，将残留在硅片I上的清洗液冲洗干净后，将硅片I甩干。 然后，将上述步骤中清洗好的硅片I放入蒸发台。 a.在硅片I蒸镀Ti金属层，其中Ti金属层的厚度为200纳米，该厚度的Ti金属层金属稳定，势垒不容易有缺陷，同时又不浪费金属。在硅片I上蒸镀Ti金属层的速率为 5埃/秒。 b.在Ti金属层上蒸镀Ag金属层,Ag金属层包覆Ti金属层。Ag金属层的厚度为3微米，形成硅片-低势垒金属-电极金属层结构，即S1-T1-Ag多层结构。在Ti金属层上蒸镀Ag金属层的速率为20埃/秒。该厚度的Ag金属层可靠性好，既能起到保护下面势垒层的作用，产品可靠性好，也不会因为太厚而浪费金属。 c.热处理:将由上述步骤得到的S1-T1-Ag多层结构在H2和N2气氛中进行热处理，其中4和队的体积比为1:5，热处理压力为常压，热处理温度为400摄氏度，时间为30分钟。 由上述方法制得的S1-Ti势垒正向导通压降在VF = 0.46V，整片良率达到90%，明显高于采用现有技术方法只用Ti金属的75%的整片良率。 在其它的实施例中Ti金属层的厚度可以为200±20纳米内的其它值。超过上述范围最高值会造成金属浪费，低于上述范围最低值势垒金属层不稳定，势垒容易有缺陷。 根据封装形式的不同，外层电极金属也可以为Al，采用本专利技术的方法同样能得到性质稳定的Ti势垒。 以上所述的仅是本专利技术的一些实施方式。对于本领域的普通技术人员来说，在不脱离本专利技术创造构思的前提下，还可以做出若干变形和改进，这些都属于本专利技术的保护范围。本文档来自技高网...

【技术保护点】
肖特基势垒制作方法，其特征在于，包括如下步骤：a.在硅片上形成低势垒金属层；b.在低势垒金属层上形成包覆所述低势垒金属层的电极金属层，形成硅片‑低势垒金属‑电极金属层结构；c.对所述硅片‑低势垒金属‑电极金属层结构进行热处理。

【技术特征摘要】
1.肖特基势垒制作方法，其特征在于，包括如下步骤: a.在硅片上形成低势垒金属层； b.在低势垒金属层上形成包覆所述低势垒金属层的电极金属层，形成硅片-低势垒金属-电极金属层结构； c.对所述硅片-低势垒金属-电极金属层结构进行热处理。2.根据权利要求1所述的肖特基势垒制作方法，其特征在于，所述低势垒金属层为Ti金属层。3.根据权利要求1所述的肖特基势垒制作方法，其特征在于，所述电极金属层为Ag金属层或Al金属层。4.根据权利要求1所述的肖特基势垒制作方法，其特征在于，在所述步骤a、b中，分别采用真空蒸镀法形成所述低势垒金属层和所述电极金属层。5.根据权利要求1所述的肖特基势垒制作方法，其特征...

【专利技术属性】
技术研发人员：姜硕，唐冬，
申请(专利权)人：中国电子科技集团公司第四十七研究所，
类型：发明
国别省市：辽宁;21