本申请公开了增加BBUL封装中的I/O密度和降低层数的方法。一种器件，包含管芯，管芯包含器件侧上的介电材料、围绕管芯区域并嵌入管芯厚度尺寸的绝缘层；以及载体，载体包含设置在管芯器件侧上的多个导电材料层，第一个导电材料层形成在绝缘层上并图案化成迹线，所述迹线的至少部分连接至管芯上的相应接触点。一种方法，包含在牺牲衬底上设置管芯，管芯的器件侧与牺牲衬底相反；在牺牲衬底周围设置模具；将绝缘材料引入模具槽部；去除模具；在邻近管芯器件侧的绝缘材料上形成载体；以及从牺牲衬底分离管芯和载体。
【技术实现步骤摘要】
增加BBUL封装中的I/O密度和降低层数的方法
[0001 ] 用于微电子器件的封装。
技术介绍
微电子封装技术，包括将硅管芯(如微处理器)机械和电连接至衬底或其他载体的方法，仍在继续改进和提高。非凹凸内建层(BBUL)封装技术是一种封装架构的方法。在BBUL封装技术优势中，其消除了装配的需要，消除了现有的焊球互连(如倒装互连)，降低了由于管芯和衬底热膨胀系数(CTE不匹配)导致的管芯低k层间介电层上的应力，并且通过消除芯和倒装互连降低了封装电感，提高了输入/输出(I/O)和功率传输性能。 【附图说明】 图1示出了包括在相反面上的金属薄片层的牺牲衬底的部分的横截面图。 图2示出了在图1的牺牲衬底上引入模具并将电介质引入模具的槽部后的结构。 图3示出了从图2的结构去除模具后的结构。 图4示出了图3结构的俯视图。 图5示出了在图4的介电材料表面上引入导电材料后的结构。 图6示出了在图5的导电材料上形成图案化的牺牲材料并引入导电材料形成导电通孔和迹线后的结构。 图7示出了从图6去除牺牲层后的结构沿线7-7’的横截面图。 图8示出了图7中引入内建层后的结构。 图9示出了从图8的铜箔和衬底去除包括管芯的封装并将封装连接至印刷电路板后的结构。 图10示出了封装结构的部分的另一个实施例。 图11示出了形成具有在导电层上的介电层的构建封装的方法中图案化金属导电层的横截面图。 图12示出了在图11的介电层上引入种子层后的结构。 图13示出了在图12的导电层上引入掩模层后的结构。 图14示出了将图13的掩模层图案化后的结构。 图15示出了在图14的介电层上引入导电材料以形成硬掩模后的结构。 图16示出了从图15去除掩模材料后的结构。 图17示出了去除图16的剩余部分种子层后的结构。 图18示出了图12的结构以及通孔形成工艺的示例。 图19示出了在图18的介电层中完成通孔后的结构。 图20示出了在图19的介电层上和通孔内引入种子材料作为毯覆层后的结构。 图21示出了在图20的结构上引入并图案化掩模材料以暴露通孔后的结构。 图22示出了在图21的通孔内引入导电材料后的结构。 图23示出了从图22去除掩模层后的结构。 图24示出了从图23去除种子层后的结构。 图25显示了根据一个实施例的计算装置。 【具体实施方式】 图1-9显示了用非凹凸内建层(BBUL)技术形成微电子封装的方法的一个实施例。图1示出了部分牺牲衬底(衬底110)的横截面图，例如，半固化材料的牺牲衬底包括通过各自的短铜箔层115A和115B从牺牲衬底110隔开的相反的铜箔层120A和120B的半固化材料。用内建技术形成封装组件的一种技术是在牺牲衬底110的相反侧上形成封装组件。本文将集中于在牺牲衬底110的一侧(“A”侧)上形成封装组件。理解的是，可以在相反侧(“B”侧)上同时或顺序地形成第二封装组件。 图1示出了通过粘附剂130，，如含有或不含有填充物的管芯背面膜(DBF)聚合物/环氧树脂基附剂，安装至铜箔120A上的管芯140。在另一个实施例中，可在铜箔120A上安装多个管芯。 管芯140以器件侧背离铜箔的方式安装。管芯140在其器件侧包括多个接触点(图1中示出的，接触点145A和接触点145B)。包括接触点的表面上方是介电材料150，如WPR，可从加利福尼亚州桑尼维尔市的JSR Micro, Inc.处商业获得。介电材料150通常在管芯制造期间引入作为覆盖包括多个接触点表面的层。在管芯制造阶段贯通孔(TVO)也在各自的接触点开口。图1示出了至接触点145A的贯通孔152A和至接触点145B的贯通孔152B。在管芯制造期间，还在介电材料150上引入导电层。图1示出了导电层155，如钛和铜(例如多层)。导电层共形引入在介电材料150上，这样导电层也存在在贯通孔内(沿着贯通孔152A和152B的侧壁)。典型地，通过溅射引入这样的导电层。 图2示出了在图1的铜箔120A上引入模具后的结构。图2示出了绕着管芯140设置的模具槽部156，并且在一个实施例中，模具槽部具有合适的高度尺寸以密封包括介电材料150和导电层155的管芯140。这样，如在图2中示出，模具槽部156具有包围含有介电材料150和导电层155的管芯140相对侧边的体积和,在一个实施例中，由长度和宽度尺寸(X-和Z-尺寸)限定的面积与将形成在牺牲衬底110上的内建层的面积相同。在一个实施例中，模具槽部156，如为金属材料用以限定模具材料绕着管芯140的侧面。如在图2中示出的，设置在模具槽部内的是形成绝缘层160的如环氧树脂绝缘材料。典型地，环氧树脂绝缘层160，如来自Hitachi Chemical C0.，Ltd.的9740环氧树脂，通过模具槽部156中的开口 158作为液体引入。一旦引入，使得环氧树脂固化或凝固。 图3示出了从图2的结构100去除模具槽部156后的结构。图3示出的绝缘层160包封管芯140的每个侧面并延伸至与管芯140的高度h等同的水平，在一个实施例中，管芯140的高度包括介电材料150的厚度，而在另一个实施例中，管芯140的高度包括介电材料150和导电层155的厚度。这样，在这些实施例中，绝缘层160掩埋介电材料150的侧壁或介电材料150和导电层155的侧壁,但不存在于包括介电材料150和导电层155的管芯140的表面上。 图4示出了图3结构100的俯视图。图4示出了绝缘层160，其包封管芯140的每个侧面，并具有由长度L和宽度W方向限定的面积，在这个实施例中，该面积与将装配在结构上的内建封装的面积相同。图4还示出了包括导电层155和至管芯上接触点的通孔的管芯140的表面。在这个实施例中，只示出了至相应接触点(接触点145A和接触点145B(图1))的两个通孔(通孔152A和通孔152B)。可以理解的是，典型的管芯，如微处理器，可具有多个接触点和通孔。 图5示出了在图4的绝缘层160表面上引入导电材料后的结构。在一个实施例中，导电材料165是在绝缘层160的暴露表面上由无电镀沉积的作为毯覆层的铜。 图6示出了在图5的导电材料165上引入牺牲材料并图案化后的结构。在一个实施例中，牺牲材料是在导电材料165上堆叠膜并图案化该膜形成限定通孔152A和通孔152B中的导电贯通孔(TVl)的开口和分别来自各自的导电贯通孔的迹线的开口而引入的干膜抗蚀剂(DFR)。光刻技术可用于在DFR中形成图案。 图6还示出了在通孔152A和通孔152B中引入导电材料并形成迹线后的结构。典型地，图6示出了导电贯通孔172A (TVl)和从导电贯通孔172A延伸的迹线175A。图6还示出了导电贯通孔172B (TVl)和从导电贯通孔172B延伸的迹线175B。在一个实施例中，用于贯通孔和迹线的导电材料是由电镀工艺引入的铜。迹线175A和迹线175B均设置在由介电材料150和绝缘层160限定的表面上。 图7示出了去除图6的牺牲层170后的结构沿线7_7’的横截面图。在一个实施例中，可用剥离器剥离牺牲材料如DFR。图7还示出了从绝缘层160表面去除不包括迹线和导电贯通孔的导电材料165后的结构。在一本文档来自技高网...
【技术保护点】
一种装置，包括：具有厚度尺寸的管芯，包括管芯器件侧上的接触点上的介电材料，所述管芯还包括由长度尺寸和宽度尺寸定义的管芯区域；围绕管芯区域并嵌入管芯厚度尺寸的绝缘层；以及内建载体，具有比管芯区域大的载体区域，内建载体包括设置在管芯器件侧上的多个导电材料层，第一个导电材料层形成在绝缘层上并被图案化成迹线，所述迹线的至少部分连接至管芯上的相应接触点。
【技术特征摘要】
2013.06.28 US 13/931,0061.一种装置，包括: 具有厚度尺寸的管芯，包括管芯器件侧上的接触点上的介电材料，所述管芯还包括由长度尺寸和宽度尺寸定义的管芯区域； 围绕管芯区域并嵌入管芯厚度尺寸的绝缘层；以及 内建载体，具有比管芯区域大的载体区域，内建载体包括设置在管芯器件侧上的多个导电材料层，第一个导电材料层形成在绝缘层上并被图案化成迹线，所述迹线的至少部分连接至管芯上的相应接触点。2.权利要求1的装置，其中嵌入管芯厚度尺寸的绝缘层包括环氧树脂。3.权利要求1和2中任一项所述的装置，其中绝缘层嵌入介电材料的侧壁，使得绝缘层和介电材料一起定义一表面，并且第一个导电材料层的迹线稱合至导电通孔并穿过介电材料至管芯上的各自接触点。4.权利要求1和2中任一项所述的装置，其中管芯上的介电材料包括沿其周边的具有不规则表面的厚度剖面。5.通过权利要求1-4中任一项的方法形成的集成电路封装。6.一种方法，包括: 在牺牲衬底上设置管芯，并使管芯的器件侧与牺牲衬底相反； 围绕管芯的长度和宽度尺寸在牺牲衬底上设置模具，模具包括槽部，槽部包括至少与管芯厚度尺寸相同的深度； 向槽部内引入绝缘材料； 去除所述模具； 在邻近管芯器件侧的绝缘材料上形成内建载体，其中内建载体包括多个导电材料层，第一个导电材料层形成在绝缘材料上并被图案化成迹线，所述迹线的至少部分连接到管芯上的接触点；以及 从牺牲衬底分离管芯和内建载体。7.权利要求6的方法，其中管芯的器件侧包括介电材料、穿过介电材料至管芯接触点的通孔以及介电材料上的导电膜，并且形成第一个导电材料层包括: 在绝缘材料上沉积导电种子材料； 图案化导电种子材料上的掩模材料，所述掩模材料具有限定迹线到至少部分通孔的开Π ； 穿过掩模材料中的开口沉积导电材料；以及 去除掩模材料。8.权利要求6和7中任一项所述的方法，其中管芯器件侧包括介电材料，并且在将绝缘材料引入模具槽部中之前，所述方法包括绕着管芯外围的部分在介电材料中创建不规则表面。9.权利要求6和7中任一项所述的方法，其中形成内建载体包括: 在第一个导电材料层上形成介电材料； 图案化掩模，所述掩模具有至第一个导电材料层的开口 ； ...
【专利技术属性】
技术研发人员：D·A·劳瑞恩，S·阿格拉哈拉姆，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。