移位寄存器制造技术

本发明专利技术公开了一种移位寄存器包含第一稳定下拉控制电路、第二稳定下拉控制电路、第一稳定下拉电路、第二稳定下拉电路、上拉电路、上拉控制电路以及主要下拉电路。第一稳定下拉控制电路用以根据移位寄存器的第一驱动信号、第一控制信号及第二控制信号输出第一输出信号。第二稳定下拉控制电路用以根据第一驱动信号、第一控制信号及第二控制信号输出第二输出信号。第一稳定下拉电路用以根据第一输出信号下拉第一驱动信号及第一栅极驱动信号。第二稳定下拉电路用以根据第二输出信号下拉第一驱动信号及第一栅极驱动信号。

【技术实现步骤摘要】
移位寄存器
本专利技术说明了一种移位寄存器，尤指一种具有回复应力效应(Stress Effect)功能的移位寄存器。
技术介绍
随着资讯进步及显示面板技术的成熟,传统阴极射线管(Cathode Ray Tube,CRT)的显示器逐渐被液晶显示器(Liquid Crystal Display, IXD)所取代。现今的液晶显示器拥有轻薄短小、广色域、高对比、视野范围广、以及低耗电量等优点。然而，液晶显示器需要设计适当的移位寄存器电路以保证其稳定工作与显示品质。 传统移位寄存器电路包含了一对稳定下拉控制电路(Stable PulI DownCircuit) ο而稳定下拉控制电路中包含了多个薄膜晶体管(Thin-Film Transistor,TFT)。而这对下拉控制电路是用两组互补的低频信号进行运作，其目的为在移位寄存器于输出扫描信号的操作区间时，将稳压电路关闭以避免稳压电路开启而造成移位寄存器无法运作。然而在下拉电路中，有一些晶体管在操作区间的栅极压差准位高达50?60伏特。这些高栅极压差准位的晶体管会伴随着严重的应力效应(Stress Effect)。若这些晶体管的应力效应无法回复，这种应力效应将导致晶体管的特性漂移，造成临界(Threshold)电压逐渐劣化的现象，进而使移位寄存器电路的驱动力大幅降低甚至无法正常运作。 因此，在移位寄存器中设计出一种可以自动回复晶体管的初始电性以抵抗应力效应造成的影响是非常重要的议题。
技术实现思路
本专利技术说明了一种移位寄存器，包含第一稳定下拉控制电路、第二稳定下拉控制电路、第一稳定下拉电路、第二稳定下拉电路、上拉电路、上拉控制电路以及主要下拉电路。第一稳定下拉控制电路用以根据移位寄存器的第一驱动信号、第一控制信号及第二控制信号输出第一输出信号。第二稳定下拉控制电路，用以根据第一驱动信号、第一控制信号及第二控制信号输出第二输出信号。第一稳定下拉电路是耦接于第一稳定下拉控制电路及固定电压端，用以根据第一输出信号下拉第一驱动信号及移位寄存器输出的第一栅极驱动信号。第二稳定下拉电路是耦接于第二稳定下拉控制电路及固定电压端，用以根据第二输出信号下拉第一驱动信号及移位寄存器输出的第一栅极驱动信号。上拉电路是稱接于第一稳定下拉电路及第二稳定下拉电路，用以根据脉冲信号及第一驱动信号输出第一栅极驱动信号。上拉控制电路是耦接于第一稳定下拉电路及第二稳定下拉电路，用以根据脉冲信号、第一驱动信号及第一栅极驱动信号输出第二驱动信号。主要下拉电路是耦接于上拉控制电路及固定电压端，用以根据第二栅极驱动信号下拉第一驱动信号。 【附图说明】 图1为本专利技术的移位寄存器的电路架构示意图。 图2为本专利技术的移位寄存器中,第一稳定下拉控制电路的第一实施例。 图3为图2的移位寄存器中，第一驱动信号、第一控制信号及第二控制信号的波形示意图。 图4为图2实施例中，第二稳定下拉控制电路的示意图。 图5为本专利技术的移位寄存器中,第一稳定下拉控制电路的第二实施例。 图6为图5实施例中，第二稳定下拉控制电路的示意图。 图7为本专利技术的移位寄存器中，第一稳定下拉控制电路的第三实施例。 图8为图7实施例中，第二稳定下拉控制电路的示意图。 其中，附图标记: 100移位寄存器 PDCl第一稳定下拉控制电路 PDC2第二稳定下拉控制电路 PDl第一稳定下拉电路 PD2第二稳定下拉电路 KPD主要下拉电路 PUC上拉控制电路 PU上拉电路 T51至T55晶体管开关 T32、T42、T33、T43、T21、T41 Tll及Τ12晶体管开关 Τ61至Τ65晶体管开关 LCl第一控制信号 LC2第二控制信号 VSS固定电压端 Q (η)第一驱动信号 Q (η+2)第二驱动信号 HC (η)脉冲信号 G (η)第一栅极驱动信号 G(n+4)第二栅极驱动信号 P (η)第一输出信号 K (η)第二输出信号 Pl至Ρ6时间点 【具体实施方式】 图1为本专利技术的移位寄存器100的电路架构示意图。在图1中，移位寄存器100包含了 7个子电路，每一个子电路的区域示意为虚线范围内的区域，移位寄存器100中的7个子电路分别为第一稳定下拉控制电路roc1、第二稳定下拉控制电路H)C2、第一稳定下拉电路ro1、第二稳定下拉电路ro2、主要下拉电路kpd、上拉控制电路puc以及上拉电路ro。第一稳定下拉控制电路roci包含5个晶体管开关T51至T55。第二稳定下拉控制电路roC2包含5个晶体管开关T61至T65。第一稳定下拉电路PDl包含2个晶体管开关T32及T42。第二稳定下拉电路PD2包含2个晶体管开关T33及T43。主要下拉电路KPD包含晶体管开关T41。上拉控制电路PUC包含2个晶体管开关Tll及T12。上拉电路I3U包含晶体管开关T21。第一稳定下拉控制电路F1DCl用以根据移位寄存器100的第一驱动信号Q (η)、第一控制信号LCl及第二控制信号LC2输出第一输出信号P (η)。第二稳定下拉控制电路Η)02,用以根据第一驱动信号Q (η)、第一控制信号LCl及第二控制信号LC2输出第二输出信号K (η)。第一稳定下拉电路PDi是耦接于第一稳定下拉控制电路roci及固定电压端VSS，用以根据第一输出信号P(n)下拉第一驱动信号Q(n)及移位寄存器100输出的第一栅极驱动信号G(η)。第二稳定下拉电路PD2是耦接于第二稳定下拉控制电路H)C2及固定电压端VSS，用以根据第二输出信号K (η)下拉第一驱动信号Q (η)及移位寄存器输出的第一栅极驱动信号G (η)。上拉电路PU是耦接于第一稳定下拉电路PDl及第二稳定下拉电路TO2，用以根据脉冲信号HC(n)及第一驱动信号Q(n)输出第一栅极驱动信号G(η)。上拉控制电路PUC是率禹接于第一稳定下拉电路PDl及第二稳定下拉电路TO2，用以根据脉冲信号HC(η)、第一驱动信号Q(n)及第一栅极驱动信号G(n)输出第二驱动信号Q(η+2)。主要下拉电路KTO是耦接于上拉控制电路PUC及固定电压端VSS，用以根据第二栅极驱动信号G (η+4)下拉第一驱动信号Q(n)。在图1中，第一稳定下拉控制电路F1DCl的5个晶体管开关T51至T55、第二稳定下拉控制电路H)C2的5个晶体管开关T61至T65、第一稳定下拉电路TOl的2个晶体管开关T32及T42、第二稳定下拉电路TO2的2个晶体管开关T33及T43、主要下拉电路KPD的晶体管开关T41、上拉控制电路PUC的2个晶体管开关Tll及T12，以及上拉电路I3U的晶体管开关T21可均为N型金氧半晶体管。第一控制信号LCl与第二控制信号LC2为反向。在此，第一驱动信号Q(n)表示本级(第η级)移位寄存器的驱动信号，第一栅极驱动信号G(η)表示本级(第η级)移位寄存器的栅极驱动信号，第二驱动信号Q(n+2)表示第(η+2)级移位寄存器的驱动信号，第二栅极驱动信号G(n+4)表示第(η+4)级移位寄存器的栅极驱动信号。而固定电压端VSS于此可为一个固定的低电压端。移位寄存器的索引值η为正整数。传统的移位寄存器在第一稳定下拉控制电路roci及第二稳定下拉控制电路H)C2本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包含：一第一稳定下拉控制电路，用以根据该移位寄存器的一第一驱动信号、一第一控制信号及一第二控制信号输出一第一输出信号；一第二稳定下拉控制电路，用以根据该第一驱动信号、该第一控制信号及该第二控制信号输出一第二输出信号；一第一稳定下拉电路，耦接于该第一稳定下拉控制电路及一固定电压端，用以根据该第一输出信号下拉该第一驱动信号及该移位寄存器输出的一第一栅极驱动信号；一第二稳定下拉电路，耦接于该第二稳定下拉控制电路及该固定电压端，用以根据该第二输出信号下拉该第一驱动信号及该移位寄存器输出的一第一栅极驱动信号；一上拉电路，耦接于该第一稳定下拉电路及该第二稳定下拉电路，用以根据一脉冲信号及该第一驱动信号输出该第一栅极驱动信号；一上拉控制电路，耦接于该第一稳定下拉电路及该第二稳定下拉电路，用以根据一脉冲信号、该第一驱动信号及该第一栅极驱动信号输出一第二驱动信号；及一主要下拉电路，耦接于该上拉控制电路及该固定电压端，用以根据一第二栅极驱动信号下拉该第一驱动信号。

【技术特征摘要】
2014.09.10 TW 1031312001.一种移位寄存器，其特征在于，包含: 一第一稳定下拉控制电路,用以根据该移位寄存器的一第一驱动信号、一第一控制信号及一第二控制信号输出一第一输出信号； 一第二稳定下拉控制电路，用以根据该第一驱动信号、该第一控制信号及该第二控制信号输出一第二输出信号； 一第一稳定下拉电路，耦接于该第一稳定下拉控制电路及一固定电压端，用以根据该第一输出信号下拉该第一驱动信号及该移位寄存器输出的一第一栅极驱动信号； 一第二稳定下拉电路，耦接于该第二稳定下拉控制电路及该固定电压端，用以根据该第二输出信号下拉该第一驱动信号及该移位寄存器输出的一第一栅极驱动信号； 一上拉电路，耦接于该第一稳定下拉电路及该第二稳定下拉电路，用以根据一脉冲信号及该第一驱动信号输出该第一栅极驱动信号； 一上拉控制电路，耦接于该第一稳定下拉电路及该第二稳定下拉电路，用以根据一脉冲信号、该第一驱动信号及该第一栅极驱动信号输出一第二驱动信号；及 一主要下拉电路，耦接于该上拉控制电路及该固定电压端，用以根据一第二栅极驱动信号下拉该第一驱动信号。2.如权利要求1所述的移位寄存器，其特征在于，该第一稳定下拉控制电路包含: 一第一晶体管开关，包含: 一第一端，用以接收该第一控制信号； 一控制端，耦接于该第一晶体管开关的该第一端；及._?笛——τ:^弟.~-? ； 一第二晶体管开关，包含: 一第一端，耦接于该第一晶体管开关的该第二端； 一控制端，用以接收该第一驱动信号；及 一第二端，用以接收该第二控制信号； 一第三晶体管开关，包含: 一第一端，稱接于该第一晶体管开关的该第一端； 一控制端，耦接于该第一晶体管开关的该第二端；及._?笛——τ:^弟.~-? ； 一第四晶体管开关，包含: 一第一端，耦接于该第三晶体管开关的该第二端； 一控制端，耦接于该第二晶体管开关的该控制端；及 一第二端，耦接于该第二晶体管开关的该第二端；及 一第五晶体管开关，包含: 一第一端，耦接于该第三晶体管开关的该第一端； 一控制端，耦接于该第三晶体管开关的该第二端；及 一第二端，耦接于该第五晶体管开关的该控制端，用以输出该第一输出信号。3.如权利要求2所述的移位寄存器，其特征在于，该第二稳定下拉控制电路包含: 一第六晶体管开关，包含: 一第一端，用以接收该第二控制信号；一控制端，耦接于该第六晶体管开关的该第一端?’及._?笛——弟.~-? ;一第七晶体管开关，包含:一第一端，耦接于该第六晶体管开关的该第二端；一控制端，用以接收该第一驱动信号；及一第二端，用以接收该第一控制信号；一第八晶体管开关，包含:一第一端，耦接于该第六晶体管开关的该第一端；一控制端，耦接于该第六晶体管开关的该第二端；及弟.~-? ;一第九晶体管开关，包含:一第一端，耦接于该第八晶体管开关的该第二端；一控制端，耦接于该第七晶体管开关的该控制端；及一第二端，耦接于该第七晶体管开关的该第二端；及一第十晶体管开关，包含:一第一端，耦接于该第八晶体管开关的该第一端；一控制端，耦接于该第八晶体管开关的该第二端；及一第二端，耦接于该第十晶体管开关的该控制端，用以输出该第二输出信号。4.如权利要求1所述的移位寄存器，其特征在于，该第一稳定下拉控制电路包含:一第一晶体管开关，包含:一第一端，用以接收该第一控制信号；一控制端，耦接于该第一晶体管开关的该第一端 '及._?笛——τ:^弟.~-? ；一第二晶体管开关，包含:一第一端，耦接于该第一晶体管开关的该第二端；一控制端，用以接收该第一驱动信号；及一第二端，用以接收该第二控制信号；一第三晶体管开关，包含:一第一端，稱接于该第一晶体管开关的该第一端；一控制端，耦接于该第一晶体管开关的该第二端；及弟.~-? ;一第四晶体管开关，包含:一第一端，耦接于该第三晶体管开关的该第二端；一控制端，耦接于该第二晶体管开关的该控制端；及一第二端，耦接于该第二晶体管开关的该第二端；...

【专利技术属性】
技术研发人员：林炜力，董哲维，陈嘉亨，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71