本发明专利技术提供了一种改善锁相调频电路宽带调制平坦度的数字处理装置，FPGA可编程逻辑器件对原始基带信号进行缓存滤波处理，输出基带信号A至高速A/D转换器；接收高速A/D转换器输出的A/D量化数据，一路输出至低通滤波器模块，另一路延时后输出至高速D/A转换器B；低通滤波模块对A/D量化数据进行低通滤波后输出至高速D/A转换器A，换成基带信号B，通过模拟低通滤波器转换为基带信号C输出到环路低通滤波器；高速D/A转换器B把A/D量化数据转换成基带信号D，输出至压控振荡器。本发明专利技术能改善锁相调频电路对基带信号低频分量的响应稳定性，使锁相调频电路具有平坦特性稳定的宽带调制性能。
【技术实现步骤摘要】
一种改善锁相调频电路宽带调制平坦度的数字处理装置
本专利技术涉及数字信号处理技术，尤其是关于锁相调频电路基带信号处理的数字处理装置。
技术介绍
在公知的两点注入锁相调频电路中基带处理电路是由运算放大器和集中参数元器件等组成的模拟积分器电路。模拟积分器的积分时间常数由电路中的电阻、电容决定，电阻、电容值随环境温度和使用时间而变化，故模拟积分器的积分时间常数也随环境温度和使用时间，称之为模拟积分器积分时间常数的温度漂移和时间漂移。模拟积分器的积分时间常数的温度漂移和时间漂移，将影响锁相调频电路的宽带调制的平坦特性。
技术实现思路
为了克服现有技术的不足，本专利技术提供一种改善锁相调频电路宽带调制平坦特性的数字处理装置。该数字处理装置能改善锁相调频电路对基带信号低频分量的响应稳定性，使锁相调频电路具有平坦特性稳定的宽带调制性能。本专利技术解决其技术问题所采用的技术方案是：包括高速A/D转换器、FPGA可编程逻辑器件、高速D/A转换器A、高速D/A转换器B和模拟低通滤波器。所述的FPGA可编程逻辑器件内包含基带信号处理模块和低通滤波模块；所述的基带信号处理模块接收原始基带信号和原始基带信号时钟，对原始基带信号进行缓存滤波处理产生基带信号A，并将基带信号A输出至高速A/D转换器；基带信号处理模块接收高速A/D转换器输出的A/D量化数据并分为两路，一路A/D量化数据直接输出至低通滤波器模块，另一路A/D量化数据进行延时后输出至高速D/A转换器B；所述的基带信号处理模块为高速A/D转换器、高速D/A转换器A、高速D/A转换器B和低通滤波器模块提供系统时钟；所述的低通滤波模块对A/D量化数据进行低通滤波后输出至高速D/A转换器A，并配置锁相调频电路中频率合成器芯片的内部寄存器；所述的高速D/A转换器A把来自低通滤波模块的数据转换成基带信号B，通过模拟低通滤波器滤除镜像频率信号，转换为基带信号C输出到锁相调频电路中的环路低通滤波器；所述的高速D/A转换器B把来自基带信号处理模块的A/D量化数据转换成基带信号D，输出至锁相调频电路中的压控振荡器的电压调谐端。所述的低通滤波模块中，低通滤波器3dB通带截止频率f满足f＝2πN/kvkd，其中N为锁相调频电路中锁相环的分频比，kv为锁相调频电路中压控振荡器的电调灵敏度，kd为锁相调频电路中频率合成器芯片的鉴相灵敏度。本专利技术还包括基准电压源，所述的基准电压源输出端连接高速D/A转换器A和高速D/A转换器B的电压参考端，提供相同的基准电压。本专利技术的有益效果是：由于采用了温度漂移和时间漂移小、但精度高的数字处理装置，改善了锁相调频电路宽带调制平坦特性随温度和使用时间变化的影响。本专利技术克服了现有技术宽带调制平坦特性随温度漂移和时间漂移的影响。附图说明图1是本专利技术的结构示意图；图中，1-高速A/D转换器，2-FPGA可编程逻辑器件，3-高速D/A转换器A，4-模拟低通滤波器，5-高速D/A转换器B，6-频率参考源，7-频率合成器芯片，8-环路低通滤波器，9-压控振荡器，10-数字处理装置，11-锁相调频电路，12-宽带调频信号，13-基带信号B，14-基带信号A，15-高速A/D转换器系统时钟，16-A/D量化数据，17-低通滤波后数据，18-高速D/A转换器A系统时钟，19-高速D/A转换器B系统时钟，20-延时处理后的A/D量化数据，21-原始基带信号时钟，22-原始基带信号，23-基带信号C，24-基带信号D，25-基准电压源。具体实施方式下面结合附图和实施例对本专利技术进一步说明，本专利技术包括但不仅限于下述实施例。本专利技术采用数字处理装置和公知的锁相调频电路。所述数字处理装置包括高速A/D转换器，FPGA可编程逻辑器件，高速D/A转换器A，高速D/A转换器B，模拟低通滤波器，基准电压源等。所述的FPGA可编程逻辑器件与高速A/D转换器、高速D/A转换器A、高速D/A转换器B、压控振荡器及频率合成器芯片连接。FPGA可编程逻辑器的IO口与高速D/A转换器A、高速D/A转换器B的数字输入端为一对一连接，即FPGA可编程逻辑器件的一个IO口连接一位高速D/A转换器的数字输入端；FPGA可编程逻辑器的IO口与高速A/D转换器的数字输出端一对一连接。所述的高速D/A转换器A的模拟输出端与模拟低通滤波器连接。所述的高速D/A转换器B的模拟输出端与压控振荡器的电压调谐端连接。所述的基准电压源输出端连接高速D/A转换器A和高速D/A转换器B的电压参考端，为其提供相同的基准电压。FPGA可编程逻辑器件内包含两个模块：基带信号处理模块、低通滤波模块。所述的基带信号处理模块功能，一是接收原始基带信号和原始基带信号时钟，对原始基带信号进行缓存滤波处理后产生基带信号A、并将基带信号A输出至高速A/D转换器的模拟输入端；二是产生高速A/D转换器的系统时钟，并接收高速A/D转换器输出的A/D量化数据；三是将接收的A/D量化数据输出至低通滤波器模块，并为低通滤波器模块提供系统时钟；四是将接收的A/D量化数据进行延时等处理后，输出至高速D/A转换器B的数字输入端，并为高速D/A转换器B提供系统时钟。所述的低通滤波模块功能，一是接收来自基带信号处理模块的A/D量化数据和系统时钟；二是对A/D量化数据进行IIR或FIR等类型的低通滤波，滤波后的数据输出至高速D/A转换器A的数子输入端；三是配置锁相调频电路中频率合成器芯片的内部寄存器。所述的低通滤波模块中，要求IIR或FIR低通滤波器3dB通带截止频率f满足f＝2πN/kvkd，其中N为锁相调频电路中锁相环的分频比，kv为锁相调频电路中压控振荡器的电调灵敏度、单位rad/V，kd为锁相调频电路中频率合成器芯片的鉴相灵敏度、单位V/rad。所述的高速A/D转换器选用8位以上的高速模数转换器，其功能是量化来自FPGA可编程逻辑器件的基带信号A，并把A/D量化数据输入至FPGA可编程逻辑器件基带信号处理模块中。所述的高速D/A转换器A选用8位以上的高速数模转换器，其功能是把来自FPGA可编程逻辑器件中低通滤波模块滤波后数据转换成基带信号B。所述的模拟低通滤波器输出连接到环路低通滤波器的输入端，模拟低通滤波器的作用是滤除高速D/A转换器A输出基带信号B中的镜像频率信号，模拟低通滤波器的输出信号为基带信号C。所述的高速D/A转换器B选用8位以上的高速数模转换器，其功能是把来自FPGA可编程逻辑器件中基带信号处理模块中延时处理后的A/D量化数据转换成基带信号D。所述锁相调频电路是一般公知的锁相环电路，包含频率参考源，频率合成器芯片，FPGA可编程逻辑器件，环路低通滤波器，压控振荡器。所述的FPGA可编程逻辑器件是用来配置频率合成器芯片的内部寄存器。所述的频率参考源为频率合成器芯片提供参考频率。所述的压控振荡器输出信号至频率合成器芯片，经频率合成器芯片内部分频器分频后与外部参考频率在内部鉴相器进行相位比较，输出直流误差电压。直流误差电压通过环路低通滤波器，经环路低通滤波器滤除直流误差电压中的鉴相频率和高频噪声后输入到压控振荡器的电压调谐端，完成锁相环电路的闭环锁相控制。所述的基带信号C和基带信号D分别连接到环路低通滤波器的输入端和压控振荡器的电压调谐端，锁相调频电路中压控振荡器的输出信号即本文档来自技高网...
【技术保护点】
一种改善锁相调频电路宽带调制平坦度的数字处理装置，包括高速A/D转换器、FPGA可编程逻辑器件、高速D/A转换器A、高速D/A转换器B和模拟低通滤波器，其特征在于：所述的FPGA可编程逻辑器件内包含基带信号处理模块和低通滤波模块；所述的基带信号处理模块接收原始基带信号和原始基带信号时钟，对原始基带信号进行缓存滤波处理产生基带信号A，并将基带信号A输出至高速A/D转换器；基带信号处理模块接收高速A/D转换器输出的A/D量化数据并分为两路，一路A/D量化数据直接输出至低通滤波器模块，另一路A/D量化数据进行延时后输出至高速D/A转换器B；所述的基带信号处理模块为高速A/D转换器、高速D/A转换器A、高速D/A转换器B和低通滤波器模块提供系统时钟；所述的低通滤波模块对A/D量化数据进行低通滤波后输出至高速D/A转换器A，并配置锁相调频电路中频率合成器芯片的内部寄存器；所述的高速D/A转换器A把来自低通滤波模块的数据转换成基带信号B，通过模拟低通滤波器滤除镜像频率信号，转换为基带信号C输出到锁相调频电路中的环路低通滤波器；所述的高速D/A转换器B把来自基带信号处理模块的A/D量化数据转换成基带信号D，输出至锁相调频电路中的压控振荡器的电压调谐端。...
【技术特征摘要】
1.一种改善锁相调频电路宽带调制平坦度的数字处理装置，包括高速A/D转换器、FPGA可编程逻辑器件、高速D/A转换器A、高速D/A转换器B和模拟低通滤波器，其特征在于：所述的FPGA可编程逻辑器件内包含基带信号处理模块和低通滤波器模块；所述的基带信号处理模块接收原始基带信号和原始基带信号时钟，对原始基带信号进行缓存滤波处理产生基带信号A，并将基带信号A输出至高速A/D转换器；基带信号处理模块接收高速A/D转换器输出的A/D量化数据并分为两路，一路A/D量化数据直接输出至低通滤波器模块，另一路A/D量化数据进行延时后输出至高速D/A转换器B；所述的基带信号处理模块为高速A/D转换器、高速D/A转换器A、高速D/A转换器B和低通滤波器模块提供系统时钟；所述的低通滤波器模块对A/D量化数据进行低通滤波后输出至高速D/A转换器A，并配置锁相调频电路中频率合成器芯片的内部寄存...
【专利技术属性】
技术研发人员：孙文友，段哲民，祝小平，宋祖勋，胡永红，张小林，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。