嵌入式存储元件及其制造方法技术

本发明专利技术公开了一种嵌入式存储组件及其制造方法，该嵌入式存储组件包括栅极结构位于衬底的晶胞区上。源极区与漏极区分别位于晶胞区的栅极结构的两侧的衬底中。第一接触窗插塞位于衬底上，与源极区接触。第二接触窗插塞位于衬底上，与漏极区接触。第一接触窗插塞的顶面高度低于第二接触窗插塞的顶面高度。介电层在第一接触窗插塞以及第二接触窗插塞周围，且介电层中具有凹陷，裸露出第一接触窗插塞。填充层位于凹陷中。导体层位于衬底上，导体层与第二接触窗插塞接触，且导体层通过填充层与第一接触窗电性隔绝。利用移除位于源极区上的部分接触窗插塞，于形成的凹陷中回填填充层隔绝，可以省去形成介层窗的步骤，且可免除介层窗与接触窗叠对的问题。

【技术实现步骤摘要】

本专利技术关于存储技术，且特别有关于一种。
技术介绍
嵌入式存储元件为达到降低成本及简化工艺步骤的需求，将晶胞区与周边区的元件整合在同一芯片上已逐渐成为一种趋势，例如将快闪存储器与逻辑电路元件整合在同一芯片上，此种元件称之为嵌入式快闪存储器(embedded flash memory)0 然而，现有的嵌入式存储元件在形成接触窗之后，在形成金属内连线的第一层金属层之前，还包括形成第一介层窗的工艺，以使得后续形成的金属内连线的第一层金属层可以通过介层窗与接触窗电性连接漏极区，或通过介层窗与接触窗电性连接与Vss连接的源极区。然而，其工艺复杂、不易叠对，而且容易因为介层窗孔轮廓倾斜而衍生介层窗子彼此接触的问题。再者，随着元件尺寸的微缩，上述的嵌入式存储元件的制造方法会因为光刻与蚀刻工艺技术的限制，而愈加困难。
技术实现思路
本专利技术实施例提出一种嵌入式存储元件的制造方法可以节省工艺的步骤，免除介层窗与接触窗叠对的问题。 本专利技术提出一种嵌入式存储元件，包括衬底、多个栅极结构、源极区与漏极区、第一接触窗插塞、第二接触窗插塞、介电层、填充层以及导体层。栅极结构位于衬底的晶胞区上。源极区与漏极区分别位于晶胞区的所述栅极结构的两侧的衬底中。第一接触窗插塞位于在所述栅极结构之间的衬底上，与源极区接触。第二接触窗插塞位于在所述栅极结构之间的衬底上，与漏极区接触。第一接触窗插塞的顶面高度低于第二接触窗插塞的顶面高度。介电层在第一接触窗插塞以及第二接触窗插塞周围，且介电层中具有凹陷，裸露出第一接触窗插塞。填充层位于凹陷中。导体层位于衬底上，导体层与第二接触窗插塞接触，且导体层通过填充层与第一接触窗电性隔绝。 本专利技术提出一种嵌入式存储元件的制造方法，包括在衬底的晶胞区上形成多个栅极结构，于所述栅极结构之间的衬底中形成源极区与漏极区。在所述栅极结构之间形成源极区接触的第一接触窗插塞，形成与漏极区接触的第二接触窗插塞。在第一接触窗插塞以及第二接触窗插塞周围形成介电层。接着，在衬底上形成掩膜层，掩膜层具有开口，至少裸露出第一接触窗插塞。其后，移除开口裸露的部分第一接触窗插塞，以形成凹陷。在移除掩膜层之后，于凹陷中形成填充层。于衬底上形成导体层，导体层与第二接触窗插塞接触，并且通过填充层与第一接触窗插塞电性隔绝。 本专利技术实施的可以省略现有在形成接触窗之后以及形成金属内连线的第一金属层之前所进行的第一介层窗工艺步骤，可节省工艺的步骤，且可免除介层窗与接触窗叠对的问题。 为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。 【附图说明】 图1A至IK为根据本专利技术实施例所绘示的一种嵌入式存储元件的制造流程的剖面示意图。 其中，附图标记说明如下: 100:衬底109、115:上掩膜层 100a:晶胞区111:栅氧化层 10b:周边区116、120:停止层 102、110:栅极结构117:衬层 103:穿隧氧化层118、119、116a、117a:间隙壁 104、106、112:导体层122、132:介电层 105:栅间介电层124:导体层 107、113:金属硅化物层125:掩膜层 108、114:下掩I旲层127:虚拟自对准接触窗插塞 128、162:开口160:掩膜层 133、137:源极区164:凹陷 135、139:漏极区166、166a:第一绝缘层 143、145:自对准接触窗开口168、168a:第二绝缘层 148:栅极接触窗开口170、170a:填充层 153、153a、155、158:接触窗插塞 172:导体层 【具体实施方式】 图1A至IJ为根据本专利技术实施例所绘示的嵌入式存储元件的制造流程的剖面示意图。 请参照图1A，提供衬底100。衬底100可以是半导体或是半导体化合物，例如是硅或是硅化锗。衬底10也可以是绝缘层上有硅(SOI)。衬底100具有晶胞区10a与周边区10b0于晶胞区10a的衬底100上形成多个栅极结构102，并于周边区10b的衬底100上形成至少一栅极结构110。 栅极结构102可以是非易失性存储元件的栅极结构，例如是快闪存储元件的栅极结构，比如是包括依序堆叠在衬底100上的穿隧氧化层103、导体层104、栅间介电层105及导体层106。穿隧氧化层103的材料例如是氧化硅。导体层104作为浮置栅极，其材料例如是掺杂多晶娃。栅间介电层105例如是氧化娃、氮化娃以及氧化娃(ONO)复合层。导体层106作为控制栅极，其材料例如是掺杂多晶硅。栅极结构110包括依序堆叠在衬底100上的栅介电层111及导体层112。栅介电层111的材料例如是氧化硅。导体层112作为逻辑元件的栅极，其材料例如是掺杂多晶硅。 形成栅极结构102与栅极结构110的方法包括以下步骤。首先，分别于晶胞区10a及周边区10b的衬底100上形成不同的堆叠材料层(未绘示)。具体言之，于衬底100的晶胞区10a上依序堆叠穿隧氧化材料层、第一导体材料层、栅间介电材料层及第二导体材料层，而于衬底100的周边区10b上依序堆叠栅氧化材料层及第二导体材料层，其中晶胞区10a与周边区10b上的第二导体材料层为同时形成的。然后，对晶胞区10a上的第二导体材料层进行离子注入工艺。之后，对上述材料层进行至少一图案化步骤，以于晶胞区10a的衬底100上形成栅极结构102以及于周边区10b的衬底100上形成栅极结构110。 在一实施例中，栅极结构102可以还包括依序堆叠在导体层106上的金属硅化物层107、下掩膜层108及上掩膜层109。栅极结构110可以还包括依序堆叠在导体层112上的金属硅化物层113、下掩膜层114及上掩膜层115。 金属硅化物层107与金属硅化物层113是为了分别降低导体层106与导体层112的阻值，而分别做为控制栅极的一部分以及栅极的一部分。金属硅化物层107与金属硅化物层113的材料相同，例如均为硅化钨。下掩膜层108与上掩膜层109是为了增加字元线(由导体层106及其上的金属硅化物层107构成)与后续形成的位元线之间的最短距离。下掩膜层108与下掩膜层114的材料相同，例如均为氮化娃。上掩膜层109与上掩膜层115的材料相同，例如均为四乙氧基硅氧烷形成的二氧化硅(TEOS-S12)15在此实施例中，是以双层掩膜层结构为例来说明，但本专利技术并不以此为限。在其他的实施例中，也可以使用单层或大于两层的掩膜层结构。 在图1A中是以于周边区10b上形成一个栅极结构110为例来说明的，但本专利技术并不以此为限。在其他的实施例中，周边区10b上可形成多个栅极结构110，周边区10b可具有高压元件区及低压元件区(未绘示)，且形成于高压元件区及低压元件区上的栅介电层具有不同的厚度。 此外，在图1A中，晶胞区10a是以快闪存储器的栅极结构102来说明，然而，本专利技术并不以此为限，晶胞区10a上的栅极结构102也可以是其他非易失性存储器的栅极结构，例如导体层104可以取代为以介电层制作的电荷储存层。 然后，请继续参照图1B，于衬底100上顺应性地形成衬层117，以覆盖栅极结构102及栅极结构110。衬层117的材料例如是高温氧化物(h本文档来自技高网...

【技术保护点】
一种嵌入式存储元件，其特征在于包括：衬底，所述衬底包括晶胞区；多个栅极结构，位于所述衬底的所述晶胞区上；源极区与漏极区，分别位于所述晶胞区的所述多个栅极结构的两侧的所述衬底中；第一接触窗插塞，位于在所述多个栅极结构之间的所述衬底上，与所述源极区接触；第二接触窗插塞，位于在所述多个栅极结构之间的所述衬底上，与所述漏极区接触，其中所述第一接触窗插塞的顶面高度低于所述第二接触窗插塞的顶面高度；介电层，在所述第一接触窗插塞以及所述第二接触窗插塞周围，且所述介电层中具有一凹陷，裸露出所述第一接触窗插塞；填充层，位于所述凹陷中；以及导体层，位于所述衬底上，所述导体层与所述第二接触窗插塞接触，且所述导体层通过所述填充层与所述第一接触窗电性隔绝。

【技术特征摘要】
1.一种嵌入式存储元件，其特征在于包括: 衬底，所述衬底包括晶胞区； 多个栅极结构，位于所述衬底的所述晶胞区上； 源极区与漏极区，分别位于所述晶胞区的所述多个栅极结构的两侧的所述衬底中； 第一接触窗插塞，位于在所述多个栅极结构之间的所述衬底上，与所述源极区接触； 第二接触窗插塞，位于在所述多个栅极结构之间的所述衬底上，与所述漏极区接触，其中所述第一接触窗插塞的顶面高度低于所述第二接触窗插塞的顶面高度； 介电层，在所述第一接触窗插塞以及所述第二接触窗插塞周围，且所述介电层中具有一凹陷，裸露出所述第一接触窗插塞； 填充层，位于所述凹陷中；以及 导体层，位于所述衬底上，所述导体层与所述第二接触窗插塞接触，且所述导体层通过所述填充层与所述第一接触窗电性隔绝。2.如权利要求1所述的嵌入式存储元件，其中所述凹陷还裸露出所述多个栅极结构，且所述第一接触窗插塞的顶面高度低于所述多个栅极结构的顶面高度。3.如权利要求1所述的嵌入式存储元件，其中所述填充层包括: 第一绝缘层，位于所述凹陷的侧壁与底部；以及 第二绝缘层，填满所述凹陷。4.如权利要求3所述的嵌入式存储元件，其中所述第一绝缘层与所述第二绝缘层的材料不同。5.如权利要求4所述的嵌入式存储元件，其中所述第一绝缘层与所述第二绝缘层其中之一的材料包括氧化硅，所述第一绝缘层与所述第二绝缘层的另一材料包括氮化硅。6.如权利要求5所述的嵌入式存储元件，其中所述第一绝缘层的材料包括氮化硅，所述第二绝缘层的材料包括氧化硅。7.如权利要求5所述的嵌入式存储元件，其中所述氧化硅包括旋涂式玻璃。8.一种嵌入式存储元件的制造方法，其特征在于包括: 提供衬底，所述衬底包括晶胞区； 在所述衬底的所述晶胞区上形成多个...

【专利技术属性】
技术研发人员：廖修汉，庄哲辅，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71