一种列车网络控制及监控系统的数据记录装置制造方法及图纸

本发明专利技术公开了一种列车网络控制及监控系统的数据记录装置，属于轨道交通技术领域，该数据记录装置能够适应列车运行时的震动、高温等恶劣环境，并且具有结构简单、成本低、存储量大和可靠性较高等优点。该列车网络控制及监控系统的数据记录装置包括：CPU单元、接口单元、逻辑单元和存储单元，CPU单元分别与接口单元、逻辑单元和存储单元连接；其中，接口单元用于接入来自列车网络控制及监控系统的数据，包括MVB总线接口模块和MVB总线控制模块，MVB总线控制模块连接CPU单元并且用于监控MVB总线接口模块；逻辑单元用于调节MVB总线控制模块的时序，以使得MVB总线控制模块的时序与CPU单元相匹配；存储单元包括CF卡，用于存储来自列车网络控制及监控系统的数据。

【技术实现步骤摘要】
一种列车网络控制及监控系统的数据记录装置
本专利技术涉及轨道交通
，具体地说，涉及一种列车网络控制及监控系统的数据记录装置。
技术介绍
列车网络控制及监控系统主要应用于机车、动车、地铁等领域，在车载电气系统中起到系统集成的关键作用，在系统中起到了中枢神经的作用。其采用分布式控制技术，包含了一系列模块或装置，其中数据记录装置作为记录列车运行安全相关数据的装置，具有至关重要的地位。 随着轨道交通技术的快速发展，列车客运的速度也得到了快速提高。与此同时，人们对列车网络控制及监控系统中的数据记录装置的性能具有更高的要求，具体表现为对于大容量、高可靠性的数据记录的需求变得日益迫切。 专利技术人发现，以往的列车通常采用工业电脑作为数据记录装置，对列车运行安全相关数据进行记录。但是工业电脑无法适应列车运行时的震动、高温等恶劣环境，并且工业电脑的安装、运行成本较高，无法满足列车数据记录的需要。
技术实现思路
本专利技术的目的在于提供一种列车网络控制及监控系统的数据记录装置，该数据记录装置能够适应列车运行时的震动、高温等恶劣环境，并且具有结构简单、成本低、存储量大和可靠性较高等优点。 本专利技术提供一种列车网络控制及监控系统的数据记录装置，该列车网络控制及监控系统的数据记录装置包括: CPU单元、接口单元、逻辑单元和存储单元,所述CPU单元分别与所述接口单元、所述逻辑单元和所述存储单元连接； 其中，所述接口单元用于接入来自所述列车网络控制及监控系统的数据，包括MVB总线接口模块和MVB总线控制模块，所述MVB总线控制模块连接所述CPU单元并且用于监控所述MVB总线接口模块； 所述逻辑单元用于调节所述MVB总线控制模块的时序，以使得所述MVB总线控制模块的时序与CPU单元相匹配； 所述存储单元包括CF卡，用于存储来自所述列车网络控制及监控系统的数据。 其中，所述MVB总线接口模块包括两个MVB总线接口电路，所述两个MVB总线接口电路互为冗余，所述MVB总线控制模块具体用于监视并切换所述两个MVB总线接口电路。 其中，所述存储单元和所述CPU单元之间设置有两路信号线，其中一路信号线用于传输数据信号，另一路信号线用于传输所述CPU单元对所述存储单元的控制信号及相应的地址信号。 其中，所述CPU单元包括闪存电路，所述闪存电路的数据写保护功能受控于所述逻辑单元。 其中，所述逻辑单元包括缓冲寄存器、闪存电路和FPGA芯片，所述闪存电路用于存储所述FGPA芯片的配置程序，所述FGPA芯片用于调节所述MVB总线控制模块的时序。 其中，所述的数据记录装置还包括电源模块，所述电源模块为所述CPU单元、所述接口单元、所述逻辑单元和所述存储单元供电。 其中，所述接口单元还包括以太网通信接口模块、RS485总线接口模块、RS232接口模块和CAN总线接口模块。 其中，所述RS485总线接口模块和所述CAN总线接口模块内设置有隔离电源，隔离电源输出5V直流电压。 其中，所述逻辑单元包括FPGA芯片，所述FPGA芯片还用于分时启动所述RS485总线接口模块和所述CAN总线接口模块内设置的隔离电源。 其中，所述CPU单元包括温度监控模块，用于监控所述数据记录装置的温度，当判断到所述数据记录装置的温度超出预设温度值时，发出报警信号。 本专利技术带来了以下有益效果:本专利技术实施例提供了一种列车网络控制及监控系统的数据记录装置，该数据记录装置包括CPU单元、接口单元、逻辑单元和存储单元。其中接口单元包括MVB总线接口模块和连接CPU单元、并且用于监控MVB总线接口模块的MVB总线控制模块；逻辑单元用于调节所述MVB总线接口模块中的MVB总线控制模块的时序，以使得所述MVB总线控制模块与CPU单元的时序相匹配，存储单元包括CF卡。该数据记录装置可将常用的MVB总线接口模块与CPU单元相匹配，并且利用CF卡进行存储，能够适应列车运行时的震动、高温等恶劣环境，并且结构简单、成本低、存储量大并且可靠性较高等优点。 本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。 【附图说明】 为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍: 图1是本专利技术实施例中提供的数据记录装置的结构示意图； 图2是本专利技术实施例中提供的CPU单元的结构示意图； 图3是本专利技术实施例中提供的逻辑单元与CPU单元、接口单元的配合示意图； 图4是本专利技术实施例中提供的MVB总线控制模块与CPU单元、逻辑单元的配合示意图； 图5是本专利技术实施例中提供的MVB总线接口模块与MVB总线控制模块的配合示意图； 图6是本专利技术实施例中提供的存储单元与CPU单元的配合示意图； 图7是本专利技术实施例中提供的RS485总线接口模块与CPU单元、逻辑单元的配合示意图； 图8是本专利技术实施例中提供的CAN总线接口模块与CPU单元、逻辑单元的配合示意图； 图9是本专利技术实施例中提供的数据记录装置的装配示意图。 【具体实施方式】 以下将结合附图及实施例来详细说明本专利技术的实施方式，借此对本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本专利技术中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本专利技术的保护范围之内。 本专利技术实施例提供了一种列车网络控制及监控系统的数据记录装置，如图1所示，该数据记录装置包括: CPU单元、接口单元、逻辑单元和存储单元，CPU单元分别与接口单元、逻辑单元和存储单元连接。 CPU单元是整个数据记录装置的核心，其负责对数据进行处理、运算、分配存储和控制通讯。如图2所示，CPU单元具体包括中央处理器以及围绕其设置并连接的双倍速率同步动态随机存储器(Double Data Rate,DDR)电路、闪存(FLASH)电路、看门狗电路、时钟电路、JTAG接口电路、功能配置电路和温度控制模块。DDR电路由两片16位的DDR芯片构成，实现了 64M、32位的存储功能。外接的时钟电路包括一个振荡器和一个晶体，分别为中央处理器提供系统时钟和实时时钟。FLASH电路包括两片FLASH芯片，其数据写保护功能受控于逻辑单元。看门狗电路可以对外部程序起到监控作用，同时可以监视中央处理器的两种供电电压，并且具有上电、复位、延时的功能。JTAG接口电路支持程序下载、单步指令执行、程序断点的设置和观察、观察CPU单元的内部寄存器状态等功能。温度监控模块由温度传感器构成，通过两线式串行(Inter — Integrated Circuit,简称I2C)总线和中央处理器连接，用于监控数据记录装置的温度，并且当判断到数据记录装置的温度超出预设温度值时，发出报警信号。 进一步的，接口单元用于接入来自该列车网络控制及监控系统的数据，如图1所示，包括多功能车辆(Multifunct1n Vehicle Bus，简称MVB)总线接口模块和MVB总线控制模块，MVB总线控制模块连接CPU单元本文档来自技高网...

【技术保护点】
一种列车网络控制及监控系统的数据记录装置，其特征在于，包括：CPU单元、接口单元、逻辑单元和存储单元，所述CPU单元分别与所述接口单元、所述逻辑单元和所述存储单元连接；其中，所述接口单元用于接入来自所述列车网络控制及监控系统的数据，包括MVB总线接口模块和MVB总线控制模块，所述MVB总线控制模块连接所述CPU单元并且用于监控所述MVB总线接口模块；所述逻辑单元用于调节所述MVB总线控制模块的时序，以使得所述MVB总线控制模块的时序与CPU单元相匹配；所述存储单元包括CF卡，用于存储来自所述列车网络控制及监控系统的数据。

【技术特征摘要】
1.一种列车网络控制及监控系统的数据记录装置，其特征在于，包括: CPU单元、接口单元、逻辑单元和存储单元，所述CPU单元分别与所述接口单元、所述逻辑单元和所述存储单元连接； 其中，所述接口单元用于接入来自所述列车网络控制及监控系统的数据，包括MVB总线接口模块和MVB总线控制模块，所述MVB总线控制模块连接所述CPU单元并且用于监控所述MVB总线接口模块； 所述逻辑单元用于调节所述MVB总线控制模块的时序，以使得所述MVB总线控制模块的时序与CPU单元相匹配； 所述存储单元包括CF卡，用于存储来自所述列车网络控制及监控系统的数据。2.根据权利要求1所述的数据记录装置，其特征在于，所述MVB总线接口模块包括两个MVB总线接口电路，所述两个MVB总线接口电路互为冗余，所述MVB总线控制模块具体用于监视并切换所述两个MVB总线接口电路。3.根据权利要求1所述的数据记录装置，其特征在于，所述存储单元和所述CPU单元之间设置有两路信号线，其中一路信号线用于传输数据信号，另一路信号线用于传输所述CPU单元对所述存储单元的控制信号及相应的地址信号。4.根据权利要求1所述的数据记录装置，其特征在于，所述CPU单元包括闪存电路，所述...

【专利技术属性】
技术研发人员：侯春阳，张永维，石力，粟爱军，吴文慧，尹君，陈冬，李龙，叶武，
申请(专利权)人：南车株洲电力机车研究所有限公司，
类型：发明
国别省市：湖南;43