用于多通道存储器的填补制造技术

本发明专利技术中描述的技术一般涉及当在系统存储器中存储数据时在所述系统存储器中保留填补字节。填补字节的所述保留可允许存储器接口在存储或随后检索所述数据时有效地利用到所述系统存储器的通道。

【技术实现步骤摘要】
【国外来华专利技术】用于多通道存储器的填补
本专利技术涉及数据的存储和检索，且更特定来说涉及图形处理单元（GPU)对数据的 存储和检索。
技术介绍
例如图形处理单元（GPU)等各种处理单元从系统存储器检索数据和将数据存储 到系统存储器中，所述系统存储器为用于容纳所述GPU的装置的存储器。系统存储器能够 存储大量数据。GPU经由将所述GPU禪合到系统存储器的系统总线从系统存储器检索数据 和将数据存储到系统存储器中。
技术实现思路
大体上，本专利技术中描述的技术是针对存储器填补W平衡系统存储器的存储器单元 之间的存储器存取。举例来说，集成电路（IC)可包含多个存储器控制器。存储器控制器中 的每一者可存取系统存储器内的存储器单元中的每一者。如更详细描述，通过填补，IC W - 方式将数据存储到存储器单元中使得当将随后检索数据时，存储器控制器能够并行地（例 女口，在同时）从存储器单元检索数据。 在一个实例中，本专利技术描述一种方法，其包含W存储器接口接收指示所述存储器 接口将表面的像素值存储在系统存储器中的多个指令。所述方法还包含W所述存储器接口 至少在经由第一存储器控制器的所述系统存储器的第一存储器单元与经由第二不同存储 器控制器的所述系统存储器的第二不同存储器单元之间W交错方式将所述表面的所述像 素值存储在所述系统存储器的除了所述系统存储器中的保留填补位之外的位中，使得显示 瓦片的第一像素值集合经由所述第一存储器控制器存储在所述第一存储器单元内且所述 同一显示瓦片的第二像素值集合经由所述第二存储器控制器存储在所述第二存储器单元 内。 在另一实例中，本专利技术描述一种集成电路（1C)，其包含：第一存储器控制器，其W 操作方式禪合到系统存储器的第一存储器单元；第二不同存储器控制器，其W操作方式禪 合到所述系统存储器的第二不同存储器单元；W及存储器接口。所述存储器接口经配置W 接收指示所述存储器接口将表面的像素值存储在所述系统存储器中的多个指令。所述存储 器接口还经配置W至少在经由所述第一存储器控制器的所述系统存储器的所述第一存储 器单元与经由所述第二不同存储器控制器的所述系统存储器的所述第二不同存储器单元 之间W交错方式将所述表面的所述像素值存储在所述系统存储器的除了所述系统存储器 中的保留填补位之外的位中，使得显示瓦片的第一像素值集合经由所述第一存储器控制器 存储在所述第一存储器单元内且所述同一显示瓦片的第二像素值集合经由所述第二存储 器控制器存储在所述第二存储器单元内。 在另一实例中，本专利技术描述一种装置，其包含；系统存储器，其包括至少第一存储 器单元和第二不同存储器单元；W及集成电路（1C)。所述IC包含；第一存储器控制器，其 W操作方式禪合到系统存储器的第一存储器单元；第二不同存储器控制器，其W操作方式 禪合到所述系统存储器的第二不同存储器单元；W及存储器接口。所述存储器接口经配置 W接收指示所述存储器接口将表面的像素值存储在所述系统存储器中的多个指令。所述存 储器接口还经配置W至少在经由所述第一存储器控制器的所述系统存储器的所述第一存 储器单元与经由所述第二不同存储器控制器的所述系统存储器的所述第二不同存储器单 元之间W交错方式将所述表面的所述像素值存储在所述系统存储器的除了所述系统存储 器中的保留填补位之外的位中，使得显示瓦片的第一像素值集合经由所述第一存储器控制 器存储在所述第一存储器单元内且所述同一显示瓦片的第二像素值集合经由所述第二存 储器控制器存储在所述第二存储器单元内。 在另一实例中，本专利技术描述一种装置，其包含；系统存储器，其包括至少第一存储 器单元和第二不同存储器单元；W及集成电路（1C)。所述IC包含；第一存储器控制器，其 W操作方式禪合到系统存储器的第一存储器单元；W及第二不同存储器控制器，其W操作 方式禪合到所述系统存储器的第二不同存储器单元。所述IC还包含：用于W存储器接口接 收指示所述存储器接口将表面的像素值存储在系统存储器中的多个指令的装置；W及用于 W所述存储器接口至少在经由第一存储器控制器的所述系统存储器的第一存储器单元与 经由第二不同存储器控制器的所述系统存储器的第二不同存储器单元之间W交错方式将 表面的所述像素值存储在所述系统存储器的除了所述系统存储器中的保留填补位之外的 位中使得显示瓦片的第一像素值集合经由所述第一存储器控制器存储在所述第一存储器 单元内且所述同一显示瓦片的第二像素值集合经由所述第二存储器控制器存储在所述第 二存储器单元内的装置。 在另一实例中，本专利技术描述一种计算机可读存储媒体。所述计算机可读存储媒体 具有存储于其上的指令，所述指令在执行后即刻致使一或多个处理器：指示存储器接口至 少在经由第一存储器控制器的所述系统存储器的第一存储器单元与经由第二不同存储器 控制器的所述系统存储器的第二不同存储器单元之间W交错方式将表面的像素值存储在 系统存储器的除了所述系统存储器中的保留填补位之外的位中，使得显示瓦片的第一像素 值集合经由所述第一存储器控制器存储在所述第一存储器单元内且所述同一显示瓦片的 第二像素值集合经由所述第二存储器控制器存储在所述第二存储器单元内。 在附图和W下描述中陈述一或多个实例的细节。从描述和附图W及从权利要求书 将明了其它特征、目标和优点。 【附图说明】 图1是说明可经配置W实施本专利技术的一或多个方面的装置的实例的框图。 图2是说明图1的系统存储器的实例性物理页的概念图。 图3A和3B是说明W线性和瓦片方式存储像素值的实例的概念图。 图3C是说明表面瓦片的实例的概念图。 图3D是说明实例性显示瓦片的概念图。 图4是说明W线性方式在系统存储器中存储表面的图形图。 图5是说明当表面W线性方式存储时显示瓦片在系统存储器中的存储的图形图。 图6是说明W瓦片方式在系统存储器中存储表面的图形图。 图7是说明当表面W瓦片方式存储时显示瓦片在系统存储器中的存储的图形图。 图8是说明具有字节填补的W线性方式在系统存储器中存储表面的图形图。 图9到11是说明具有字节填补的W线性方式在系统存储器中存储表面的额外图 形图。 图12是说明具有字节填补的W瓦片方式在系统存储器中存储表面的图形图。 图13和14是说明具有字节填补的W瓦片方式在系统存储器中存储表面的额外图 形图。 图15是说明W瓦片方式在系统存储器中存储表面的另一图形图。 图16是说明具有字节填补的W瓦片方式在系统存储器中存储表面的另一图形 图。 [00巧]图17A和17B是说明通道函数的实例的图形图。 图18是说明根据本专利技术中描述的一或多个实例的实例性技术的流程图。 图19是说明可经配置W实施本专利技术的一或多个方面的装置的另一实例的框图。 【具体实施方式】 [002引集成电路（IC)可包含一或多个处理单元，例如图形处理单元师U)和处理器。IC 还可包含存储器接口单元OO巧和多个存储器控制器（MC)。MC中的每一者可允许GPU和 处理器存取系统存储器中的对应存储器单元。举例来说，系统存储器可为用于容纳IC的装 置的总存储器，且一般提供与IC局部的存储器（例如IC内的高速缓存存储器）相比来说 本文档来自技高网...

【技术保护点】
一种方法，其包括：以存储器接口接收指示所述存储器接口将表面的像素值存储在系统存储器中的多个指令；以及以所述存储器接口至少在经由第一存储器控制器的所述系统存储器的第一存储器单元与经由第二不同存储器控制器的所述系统存储器的第二不同存储器单元之间以交错方式将所述表面的所述像素值存储在所述系统存储器的除了所述系统存储器中的保留填补位之外的位中，使得显示瓦片的第一像素值集合经由所述第一存储器控制器存储在所述第一存储器单元内且所述同一显示瓦片的第二像素值集合经由所述第二存储器控制器存储在所述第二存储器单元内。

【技术特征摘要】
【国外来华专利技术】2012.06.07 US 13/491,4521. 一种方法，其包括： 以存储器接口接收指示所述存储器接口将表面的像素值存储在系统存储器中的多个 指令；以及 以所述存储器接口至少在经由第一存储器控制器的所述系统存储器的第一存储器单 元与经由第二不同存储器控制器的所述系统存储器的第二不同存储器单元之间以交错方 式将所述表面的所述像素值存储在所述系统存储器的除了所述系统存储器中的保留填补 位之外的位中，使得显示瓦片的第一像素值集合经由所述第一存储器控制器存储在所述第 一存储器单元内且所述同一显示瓦片的第二像素值集合经由所述第二存储器控制器存储 在所述第二存储器单元内。2. 根据权利要求1所述的方法，其进一步包括： 以所述存储器接口接收所述表面的所述像素值将存储于的虚拟地址；以及 以所述存储器接口的存储器管理单元MMU将所述虚拟地址映射到所述系统存储器的 除了所述系统存储器中的所述保留填补位之外的所述位的物理地址， 其中存储所述表面的所述像素值包括基于所述系统存储器的除了所述系统存储器中 的所述保留填补位之外的所述位的所述物理地址将所述表面的像素值存储在所述系统存 储器的除了所述系统存储器中的所述保留填补位之外的所述位中。3. 根据权利要求1所述的方法，其中存储包括以所述交错方式将所述表面的所述像素 值存储在所述系统存储器的页的位中。4. 根据权利要求1所述的方法，其中存储包括以所述交错方式将所述表面的线的所述 像素值存储在所述系统存储器的除了所述系统存储器中的保留填补位之外的位中。5. 根据权利要求1所述的方法，其中存储包括以所述交错方式将所述表面的瓦片的所 述像素值存储在所述系统存储器的除了所述系统存储器中的保留填补位之外的位中。6. 根据权利要求1所述的方法，其中存储包括基于交错粒度以所述交错方式将所述表 面的所述像素值存储在所述系统存储器的除了所述系统存储器中的保留填补位之外的位 中，所述交错粒度指示所述存储器接口在经由所述第二控制器在所述第二存储器单元中存 储位之前经由所述第一存储器控制器在所述第一存储器单元中存储的位的数目。7. 根据权利要求1所述的方法，其进一步包括： 确定致使存储所述第一像素值集合所需要的位数目等于存储所述第二像素值集合所 需要的位数目的所述填补位的数目；以及 基于所述所确定数目保留所述填补位。8. 根据权利要求1所述的方法，其进一步包括： 以第一处理单元保留所述填补位， 其中接收所述多个指令包括从第二不同处理单元接收所述多个指令。9. 根据权利要求8所述的方法，其中所述第一处理单元包括处理器，且其中所述第二 处理单元包括图形处理单元。10. 根据权利要求8所述的方法，其中保留所述填补位包括以在所述第一处理单元上 执行的驱动器保留所述填补位。11. 根据权利要求1所述的方法，其进一步包括： 以处理单元保留所述填补位， 其中接收所述多个指令包括从所述处理单元接收所述多个指令。12. 根据权利要求11所述的方法，其中所述处理单元包括图形处理单元GPU。13. 根据权利要求1所述的方法，其中所述多个指令包括第一多个指令，所述方法进一 步包括： 以所述存储器接口接收从所述系统存储器检索所述表面的所述像素值的第二多个指 令； 响应于所述第二多个指令，以所述存储器接口经由所述第一存储器控制器从所述第一 存储器单元检索所述显示瓦片的所述第一像素值集合；以及 响应于所述第二多个指令，在检索所述第一像素值集合的同时，以所述存储器接口经 由所述第二存储器控制器从所述第二存储器单元检索所述显示瓦片的所述第二像素值集 合。14. 根据权利要求13所述的方法，其进一步包括： 基于所述经检索第一像素值集合和所述第二像素值集合在显示器上再现所述显示瓦 片。15. 根据权利要求1所述的方法，其进一步包括： 以处理单元产生所述显示瓦片的所述第一像素值集合；以及 以所述处理单元产生所述显示瓦片的所述第二像素值集合。16. -种集成电路1C，其包括： 第一存储器控制器，其以操作方式耦合到系统存储器的第一存储器单元； 第二不同存储器控制器，其以操作方式耦合到所述系统存储器的第二不同存储器单 元；以及 存储器接口，其经配置以： 接收指示所述存储器接口将表面的像素值存储在所述系统存储器中的多个指令；以及 至少在经由所述第一存储器控制器的所述系统存储器的所述第一存储器单元与经由 所述第二不同存储器控制器的所述系统存储器的所述第二不同存储器单元之间以交错方 式将所述表面的所述像素值存储在所述系统存储器的除了所述系统存储器中的保留填补 位之外的位中，使得显示瓦片的第一像素值集合经由所述第一存储器控制器存储在所述第 一存储器单元内且所述同一显示瓦片的第二像素值集合经由所述第二存储器控制器存储 在所述第二存储器单元内。17. 根据权利要求16所述的1C，其中所述存储器接口包括存储器管理单元MMU，且其中 所述存储器接口经配置以： 接收所述表面的所述像素值将存储于的虚拟地址； 以所述MMU将所述虚拟地址映射到所述系统存储器的除了所述系统存储器中的所述 保留填补位之外的所述位的物理地址；以及 基于所述系统存储器的除了所述系统存储器中的所述保留填补位之外的所述位的所 述物理地址将所述表面的所述像素值存储在所述系统存储器的除了所述系统存储器中的 所述保留填补位之外的所述位中。18. 根据权利要求16所述的1C，其中所述存储器接口经配置以用所述交错方式将所述 表面的所述像素值存储在所述系统存储器的页的位中。19. 根据权利要求16所述的1C，其中所述存储器接口经配置以用所述交错方式将所述 表面的线的所述像素值存储在所述系统存储器的除了所述系统存储器中的保留填补位之 外的位中。20. 根据权利要求16所述的1C，其中所述存储器接口经配置以用所述交错方式将所述 表面的瓦片的所述像素值存储在所述系统存储器的除了所述系统存储器中的保留填补位 之外的位中。21. 根据权利要求16所述的1C，其中所述存储器接口经配置以基于交错粒度以所述交 错方式将所述表面的所述像素值存储在所述系统存储器的除了所述系统存储器中的保留 填补位之外的位中，所述交错粒度指示所述存储器接口在经由所述第二控制器在所述第二 存储器单元中存储位之前经由所述第一存储器控制器在所述第一存储器单元中存储的位 的数目。22. 根据权利要求16...

【专利技术属性】
技术研发人员：陈琳，P·阿加瓦尔，陈龙，陈令军，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US