半导体器件及其制造方法技术

本发明专利技术提供了半导体器件及其制造方法。半导体器件可以包括半导体基板，该半导体基板具有与第二半导体鳍端对端地对准的第一半导体鳍，在第一和第二半导体鳍的面对的端部之间具有凹陷。第一绝缘体图案邻近第一和第二半导体鳍的侧壁形成，第二绝缘体图案形成在第一凹陷内。第二绝缘体图案可以具有比第一绝缘体图案的上表面高的上表面，诸如可以具有至鳍的上表面的高度的上表面(或可以具有高于或低于鳍的上表面的高度的上表面)。第一和第二栅极沿第一半导体鳍的侧壁和上表面延伸。虚设栅电极可以形成在第二绝缘体图案的上表面上。还公开了制造半导体器件以及变型的方法。

【技术实现步骤摘要】

本专利技术涉及，更具体地涉及利用三维沟道的半导体器件 及其制造方法。
技术介绍
作为用于提高集成电路器件的密度的按比例缩小技术的一种，已经提出一种晶体 管，其中鳍形或纳米线形的有源图案用基板形成，然后栅极形成在有源图案的表面上。 由于该晶体管使用三维（3D)沟道，所以能够实现多栅晶体管的按比例缩小。此 夕卜，能够改善电流控制能力并且能够有效抑制其中沟道区的电势受漏极电压影响的短沟道 效应（SCE)。
技术实现思路
本专利技术涉及半导体器件、系统以及制造方法。在一些实施例中，一种半导体器件包 括：半导体基板，具有第一半导体鳍和第二半导体鳍，第一和第二半导体鳍相对于自上而下 的视图在第一方向上延伸并沿相同的线延伸且限定在第一和第二半导体鳍的面对的端部 之间的第一凹陷；第一绝缘体图案，形成在第一凹陷中并具有至少与第一半导体鳍的上表 面一样高的上表面；第一栅电极，沿第一半导体鳍的第一侧壁、第一半导体鳍的上表面和第 一半导体鳍的第二侧壁延伸；第二栅电极，沿第二半导体鳍的第一侧壁、第二半导体鳍的上 表面以及第二半导体鳍的第二侧壁延伸；以及第一虚设栅电极，在第一凹陷处形成在第一 绝缘体图案的上表面上。 相对于自上而下的视图，第一栅电极、第二栅电极和第一虚设栅电极可以在垂直 于第一方向的第二方向上延伸。 相对于在第一凹陷处在垂直于第二方向的方向上截取的第一绝缘体图案的第一 截面，第一绝缘体图案可以包括具有基本上线性的侧壁的第一部分和在第一部分上且与第 一部分连接的第二部分，第二部分具有不与第一部分的侧壁线性对准的侧壁，第二部分在 第一方向上的最大宽度大于第一部分在第一方向上的最大宽度。 第二部分的侧壁可以基本上彼此平行。 第二部分的侧壁可以包括关于水平线具有第一角度的第一部分侧壁和关于水平 线具有第二角度的第二部分侧壁。第一部分侧壁可以在第二部分侧壁下面，第一角度可以 小于第二角度。第一部分侧壁可以是基本上水平的。第二部分侧壁可以是基本上垂直的。 半导体器件还可以包括平行于第一半导体鳍且与第一半导体鳍相邻的第三半导 体鳍。 第一栅电极可以沿第三半导体鳍的第一侧壁、在第三半导体鳍的上表面上、沿第 三半导体鳍的第二侧壁以及在第一半导体鳍和第三半导体鳍之间的间隙中延伸。 半导体器件还可以包括平行于第二半导体鳍并且邻近第二半导体鳍的第四半导 体鳍。 第二栅电极可以沿第四半导体鳍的第一侧壁、在第四半导体鳍的上表面上方、沿 第四半导体鳍的第二侧壁以及在第二半导体鳍和第四半导体鳍之间的间隙中延伸。 第一虚设栅电极可以在第一凹陷至第二凹陷之间延伸，该第二凹陷在第三和第四 半导体鳍的面对的端部之间。 至少对于第一虚设栅电极的在第一凹陷至第二凹陷之间延伸的部分，第一虚设栅 电极的底表面可以至少与第一半导体鳍的上表面一样高。 第一绝缘体图案可以具有T形截面或四边形形状诸如矩形或梯形的截面。 源极/漏极可以用第一半导体鳍形成并在第一绝缘体图案的第二部分的上表面 上方延伸。源极/漏极可以沿第一绝缘体图案的第二部分的下表面和侧表面延伸。 第一虚设栅电极可以包括金属。第一虚设栅电极的所有金属可以位于第二绝缘体 图案的正上方。 半导体器件还可以包括第三半导体鳍和第四半导体鳍。相对于自上而下的视图， 第三和第四半导体鳍可以在第一方向上延伸并沿着相同的线延伸且限定在第三和第四半 导体鳍的面对的端部之间的第二凹陷。第二绝缘体图案可以形成在第二凹陷中，并具有至 少与第三半导体鳍的上表面一样高的上表面。 相对于在第二凹陷处在垂直于第二方向的方向上截取的第二绝缘体图案的第二 截面，第二绝缘体图案可以包括从第二绝缘体图案的上表面延伸并沿第二绝缘体图案的高 度的大部分延伸的基本上线性的侧壁。第二绝缘体图案的线性的侧壁可以是基本上垂直 的。 第二虚设栅电极可以形成在第二绝缘体图案上并包括金属。相对于第二截面，第 二虚设栅电极的所有金属可以位于第二绝缘体图案的正上方。 相对于第二截面，第二虚设栅电极可以是在第二绝缘体图案上的唯一虚设栅电 极。 第二虚设栅电极和第三虚设栅电极可以形成在第二绝缘体图案上。第二虚设栅电 极可以形成在第三半导体鳍上，第三虚设栅电极形成在第四半导体鳍上。第二虚设栅电极 可以包括至少一部分位于第三半导体鳍正上方的金属，第三虚设栅电极包括至少一部分位 于第四半导体鳍正上方的金属。第二虚设栅电极的金属和第三虚设栅电极的金属可以位于 第二绝缘体图案的相应的侧壁的正上方。 第一虚设栅电极可以是在第一绝缘体图案上的唯一虚设栅电极。 这里公开的半导体器件可以包括：半导体基板，具有第一半导体鳍和第二半导体 鳍，第一和第二半导体鳍相对于自上而下的视图在第一方向上延伸并沿相同的线延伸且限 定在第一和第二半导体鳍的面对的端部之间的第一凹陷；第一绝缘体图案，邻近第一和第 二半导体鳍的侧壁；第二绝缘体图案，在第一凹陷内；第一栅电极，沿第一半导体鳍的侧壁 和上表面延伸；第二栅电极，沿第二半导体鳍的侧壁和上表面延伸；以及第一虚设栅电极， 形成在第二绝缘体图案的上表面上。在第一凹陷处的第二绝缘体图案的上表面高于第一绝 缘体图案的上表面。 相对于沿第一方向截取的第二绝缘体图案的截面，剩余的绝缘体可以具有T形。 公开了包括上述器件的全部或一些的系统。 还公开用于形成上述器件的全部或一些以及系统的方法。在一些实施例中，一种 制造半导体器件的方法包括：提供具有第一半导体鳍和第二半导体鳍的半导体基板，第一 和第二半导体鳍相对于自上而下的视图在第一方向上延伸并沿着相同的线延伸，且在第一 和第二半导体鳍的面对的端部之间限定第一凹陷；在第一和第二半导体鳍的侧壁周围并且 在第一凹陷中形成第一绝缘体图案；在第一凹陷上方的位置处在第一绝缘体图案上形成第 二绝缘体图案；蚀刻第一绝缘体图案和第二绝缘体图案，使得第一和第二鳍的上表面在被 蚀刻的第一绝缘体图案的上表面上延伸，并使得第一凹陷中剩余的绝缘体的上表面在被蚀 刻的第一绝缘体图案的上表面上方；形成在第一半导体鳍上方延伸的第一栅电极、在第二 半导体鳍上方延伸的第二栅电极、以及在第一凹陷中的剩余绝缘体上方延伸的第一虚设栅 极。 在第一绝缘体图案上形成第二绝缘体图案可以包括：在第一和第二半导体鳍以及 第一绝缘体图案上方形成硬掩模层；在第一凹陷上方的硬掩模层中形成开口，该开口位于 第一和第二半导体鳍的面对的端部上方；在硬掩模层上方且在硬掩模层中的开口中沉积绝 缘体层；以及除去硬掩模层上方的绝缘体层以形成第二绝缘体图案。 除去硬掩模层上方的绝缘体层的步骤可以包括平坦化绝缘体层以暴露硬掩模层。 该方法还可以包括蚀刻第一和第二半导体鳍的被硬掩模层中的开口暴露的部分。 硬掩模层中的开口可以暴露第一和第二半导体鳍的面对的端部。 该开口可以被线性地成形并且延伸经过多对相邻的平行鳍。 该方法还可以包括：在线性成形的开口中在第一绝缘体图案上形成第二绝缘体图 案；蚀刻第一绝缘体图案和第二绝缘体图案，使得剩余的绝缘体沿着与线性成形的开口相 应的长度延伸；以及在剩余绝缘体上方形成第一栅电极。 相对于剩余绝缘体的本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体基板，具有第一半导体鳍和第二半导体鳍，所述第一和第二半导体鳍相对于自上而下的视图在第一方向上延伸，沿着相同的线延伸且在所述第一和第二半导体鳍的面对的端部之间限定第一凹陷；第一绝缘体图案，形成在所述第一凹陷中并具有至少与所述第一半导体鳍的上表面一样高的上表面；第一栅电极，沿着所述第一半导体鳍的第一侧壁、所述第一半导体鳍的上表面和所述第一半导体鳍的第二侧壁延伸；第二栅电极，沿着所述第二半导体鳍的第一侧壁、所述第二半导体鳍的上表面和所述第二半导体鳍的第二侧壁延伸；以及第一虚设栅电极，在所述第一凹陷处形成在所述第一绝缘体图案的上表面上。

【技术特征摘要】
2013.08.07 KR 10-2013-00936901. 一种半导体器件，包括： 半导体基板，具有第一半导体錯和第二半导体錯，所述第一和第二半导体錯相对于自 上而下的视图在第一方向上延伸，沿着相同的线延伸且在所述第一和第二半导体錯的面对 的端部之间限定第一凹陷； 第一绝缘体图案，形成在所述第一凹陷中并具有至少与所述第一半导体錯的上表面一 样局的上表面； 第一栅电极，沿着所述第一半导体錯的第一侧壁、所述第一半导体錯的上表面和所述 第一半导体錯的第二侧壁延伸； 第二栅电极，沿着所述第二半导体錯的第一侧壁、所述第二半导体錯的上表面和所述 第二半导体錯的第二侧壁延伸；W及 第一虚设栅电极，在所述第一凹陷处形成在所述第一绝缘体图案的上表面上。2. 如权利要求1所述的半导体器件， 其中相对于所述自上而下的视图，所述第一栅电极、所述第二栅电极和所述第一虚设 栅电极在垂直于所述第一方向的第二方向上延伸， 其中，相对于在所述第一凹陷处在垂直于所述第二方向的方向上截取的所述第一绝缘 体图案的第一截面，所述第一绝缘体图案包括具有基本上线性的侧壁的第一部分和在所述 第一部分上且与所述第一部分连接的第二部分，所述第二部分具有不与所述第一部分的侧 壁线性对准的侧壁，所述第二部分在所述第一方向上的最大宽度大于所述第一部分在所述 第一方向上的最大宽度。3. 如权利要求2所述的半导体器件，其中，相对于所述第一截面，所述第二部分的侧壁 基本上彼此平行。4. 如权利要求2所述的半导体器件，其中，相对于所述第一截面，所述第二部分的侧壁 包括关于水平线具有第一角度的第一部分侧壁和关于水平线具有第二角度的第二部分侧 壁， 其中所述第一部分侧壁在所述第二部分侧壁下面，W及 其中所述第一角度小于所述第二角度。5. 如权利要求4所述的半导体器件，其中所述第一部分侧壁是基本上水平的。6. 如权利要求4所述的半导体器件，其中所述第二部分侧壁是基本上垂直的。7. 如权利要求1所述的半导体器件，还包括： 第H半导体錯，平行于所述第一半导体錯且与所述第一半导体錯相邻， 其中所述第一栅电极沿着所述第H半导体錯的第一侧壁、在所述第H半导体錯的上表 面上方、沿着所述第H半导体錯的第二侧壁、W及在所述第一半导体錯和所述第H半导体 錯之间的间隙中延伸。8. 如权利要求7所述的半导体器件，还包括： 第四半导体錯，平行于所述第二半导体錯并且邻近所述第二半导体錯， 其中所述第二栅电极沿着所述第四半导体錯的第一侧壁、在所述第四半导体錯的上表 面上方、沿着所述第四半导体錯的第二侧壁、W及在所述第二半导体錯和所述第四半导体 錯之间的间隙中延伸，W及 其中所述第一虚设栅电极在所述第一凹陷至第二凹陷之间延伸，其中所述第二凹陷在 所述第H和第四半导体錯的面对的端部之间。9. 如权利要求8所述的半导体器件，其中，至少对于所述第一虚设栅电极在所述第一 凹陷至所述第二凹陷之间延伸的部分，所述第一虚设栅电极的底表面至少与所述第一半导 体錯的上表面一样高。10. 如权利要求2所述的半导体器件，其中，相对于所述第一绝缘体图案的所述第一截 面，所述第一绝缘体图案体具有T形。11. 如权利要求1所述的半导体器件，还包括源极/漏极，该源极/漏极用所述第一半 导体錯形成并在所述第一绝缘体图案的所述第二部分的上表面上方延伸。12. 如权利要求11所述的半导体器件，其中所述源极/漏极沿着所述第一绝缘体图...

【专利技术属性】
技术研发人员：权炳昊，金哲，金镐永，朴世廷，金明哲，姜甫京，尹普彦，崔在光，崔时荣，郑锡勋，成金重，郑熙暾，崔容准，韩智恩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR