晶片封装体及其制造方法技术

本发明专利技术揭露一种晶片封装体及其制造方法，该晶片封装体包括一晶片，具有上表面、下表面及侧壁，其中晶片于上表面包括一感测区或元件区、及一信号接垫区。一浅凹槽结构，位于信号接垫区外侧，并沿着侧壁自上表面朝下表面延伸。浅凹槽结构至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。一重布线层电性连接信号接垫区且延伸至浅凹槽结构。一接线，具有第一端点及第二端点，其中第一端点于浅凹槽结构内电性连接重布线层，第二端点用于外部电性连接。本发明专利技术可以降低晶片封装体中的封装层的覆盖厚度，增加感测区的敏感度，并且可以维持基底的结构强度。

【技术实现步骤摘要】

本专利技术有关于一种晶片封装技术，特别为有关于一种。
技术介绍
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使其免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。 传统具有感测功能的晶片封装体，如图4所揭示的指纹辨识晶片封装体，是将指纹辨识晶片520置于印刷电路板510上，并通过多条接线530自晶片520上表面的接垫区焊接至印刷电路板510上，之后再以封装层540覆盖指纹辨识晶片520。由于接线530突出的高度使得封装层540的厚度无法降低，为了避免因封装层540太厚而影响感测区523的敏感度，封装后的指纹辨识晶片520的周围侧边高度设计成高于中央的感测区523，因此无法形成平坦表面。此外，由于接线530邻近于指纹辨识晶片520的边缘，因此容易于焊接过程中因碰触晶片边缘而造成短路或断线，致使良率下降。 因此，有必要寻求一种新颖的，以降低封装层的厚度，进而提升晶片封装体的感测灵敏度，并提供一种具有扁平化接触表面的晶片封装体。
技术实现思路
本专利技术实施例提供一种晶片封装体，包括一晶片，具有上表面、下表面及侧壁，其中晶片于上表面包括一感测区或元件区、及一信号接垫区。一浅凹槽结构，位于信号接垫区外侧，并沿着侧壁自上表面朝下表面延伸。浅凹槽结构至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。一重布线层电性连接信号接垫区且延伸至浅凹槽结构。一接线，具有第一端点及第二端点，其中第一端点于浅凹槽结构内电性连接重布线层，第二端点用于外部电性连接。 本专利技术实施例提供一种晶片封装体的制造方法，包括提供一晶圆，该晶圆具有多个晶片，每个晶片具有上表面及下表面，其中晶片于上表面包括一感测区或元件区、及一信号接垫区。于各晶片形成一浅凹槽结构，该浅凹槽结构位于信号接垫区外侧，并自上表面朝下表面延伸。浅凹槽结构至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。于各晶片形成一重布线层，该重布线层电性连接信号接垫区且延伸至浅凹槽结构。切割晶圆以分离该些晶片，使得每一晶片具有一侧壁，且浅凹槽结构沿着侧壁延伸。于各晶片焊接一接线，接线具有一第一端点及一第二端点，其中第一端点于浅凹槽结构内电性连接重布线层，第二端点用于外部电性连接。 本专利技术实施例提供一种晶片封装体，包括一晶片，具有一上表面、一下表面及一侧壁，其中晶片于上表面包括一感测区或元件区、及一信号接垫区。一浅凹槽结构位于信号接垫区外侧，并沿着侧壁自上表面朝下表面延伸。浅凹槽结构至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。一重布线层电性连接信号接垫区且延伸至浅凹槽结构。一接线具有一第一端点及一第二端点，第一端点于浅凹槽结构内电性连接重布线层，第二端点用于外部电性连接。晶片包括一半导体基底及一绝缘层，第一凹口的侧壁邻接绝缘层，第二凹口的侧壁邻接半导体基底，且第一凹口的底部暴露出半导体基底的表面。一封装层至少覆盖接线。 本专利技术实施例提供一种晶片封装体，包括一晶片，具有一上表面、一下表面及一侧壁，其中晶片于上表面包括一感测区或元件区、及一信号接垫区。一浅凹槽结构位于信号接垫区外侧，并沿着侧壁自上表面朝下表面延伸。浅凹槽结构至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。一重布线层电性连接信号接垫区且延伸至第一凹口及第二凹口的侧壁及底部。一接线具有一第一端点及一第二端点，其中第一端点于第二凹口的底部电性连接重布线层，第二端点用于外部电性连接，且其中第一凹口的底部的横向宽度窄于第二凹口的底部的横向宽度。一封装层至少覆盖接线。 本专利技术实施例提供一种晶片封装体，包括一晶片，具有一上表面、一下表面及一侧壁，其中晶片于上表面包括一感测区或元件区、及一信号接垫区。一浅凹槽结构位于信号接垫区外侧，并沿着侧壁自上表面朝下表面延伸。浅凹槽结构至少具有一第一凹口及一第二凹口，且第二凹口位于第一凹口下方。一重布线层电性连接信号接垫区且延伸至浅凹槽结构。一接线具有一第一端点及一第二端点，第一端点于浅凹槽结构内电性连接重布线层，第二端点用于外部电性连接，其中接线的一部分高于晶片的上表面。一封装层至少覆盖接线。 本专利技术可以降低晶片封装体中的封装层的覆盖厚度，增加感测区的敏感度，并且可以维持基底的结构强度。 【附图说明】 图1A至1F绘示出根据本专利技术一实施例的晶片封装体的制造方法的剖面示意图。 图2至3绘示出根据本专利技术各种实施例的晶片封装体的剖面示意图。 图4绘示传统晶片封装体的剖面示意图。 附图中符号的简单说明如下: 100 晶片 100a 上表面 100b 下表面 120晶片区 140、260 绝缘层 150 基底 160信号接垫区 180、320、340 开口 200、523感测区/元件区 220 第一凹口 220a 第一侧壁 220b 第一底部 230 第二凹口 230a 第二侧壁 230b 第二底部 280重布线层 300保护层 360粘着层 380外部元件 400接垫区 440、530 接线 440a 第一端点 440b 第二端点 440c最高部分 460、540 封装层 480装饰层 500保护层 510印刷电路板 520指纹辨识晶片 D1、D2 深度 H1 距离 H2 深度 H3覆盖厚度。 【具体实施方式】 以下将详细说明本专利技术实施例的制作与使用方式。然应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。 本专利技术一实施例的晶片封装体可用以封装感测晶片，例如指纹辨识器等生物辨识晶片。然其应用不限于此，例如在本专利技术的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital oranalog circuits)等集成电路的电子元件(electronic components),例如是有关于光电兀件(opto electronic devices)、微机电系统(Micro Electro Mechanical System,MEMS)、微流体系统(micro fluidic systems)、或利用热、光线、电容及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scalepackage, WSP)的部分或全部制程对影像感测元件、发光二极管(light-emitting d1des,LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波兀本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包括：一晶片，具有一上表面、一下表面及一侧壁，其中该晶片于该上表面包括一感测区或元件区、及一信号接垫区；一浅凹槽结构，位于该信号接垫区外侧，并沿着该侧壁自该上表面朝该下表面延伸，其中该浅凹槽结构至少具有一第一凹口及一第二凹口，且该第二凹口位于该第一凹口下方；一重布线层，电性连接该信号接垫区且延伸至该浅凹槽结构；以及一接线，具有一第一端点及一第二端点，其中该第一端点于该浅凹槽结构内电性连接该重布线层，该第二端点用于外部电性连接。

【技术特征摘要】
2013.07.24 US 13/950,101;2014.05.23 US 62/002,7741.一种晶片封装体，其特征在于，包括: 一晶片，具有一上表面、一下表面及一侧壁，其中该晶片于该上表面包括一感测区或兀件区、及一信号接垫区； 一浅凹槽结构，位于该信号接垫区外侧，并沿着该侧壁自该上表面朝该下表面延伸，其中该浅凹槽结构至少具有一第一凹口及一第二凹口，且该第二凹口位于该第一凹口下方； 一重布线层，电性连接该信号接垫区且延伸至该浅凹槽结构；以及 一接线，具有一第一端点及一第二端点，其中该第一端点于该浅凹槽结构内电性连接该重布线层，该第二端点用于外部电性连接。2.根据权利要求1所述的晶片封装体，其特征在于，该第一凹口具有一第一侧壁及一第一底部，且该重布线层延伸至该第一凹口的该第一侧壁及该第一底部。3.根据权利要求2所述的晶片封装体，其特征在于，该第二凹口自该第一凹口的该第一底部朝该下表面延伸，其中该第二凹口具有一第二侧壁及一第二底部。4.根据权利要求3所述的晶片封装体，其特征在于，该第一底部的横向宽度宽于该第二底部，该接线的该第一端点电性连接至位于该第一底部的该重布线层上。5.根据权利要求3所述的晶片封装体，其特征在于，该重布线层自该上表面延伸至该第二凹口的该第二侧壁及该第二底部。6.根据权利要求5所述的晶片封装体，其特征在于，该第一底部的横向宽度窄于该第二底部，其中该接线的该第一端点电性连接至位于该第二底部的该重布线层上。7.根据权利要求3所述的晶片封装体，其特征在于，该晶片包括一基底及一绝缘层，其中该第一凹口的该第一侧壁邻接该绝缘层及部分的该基底，该第二凹口的该第二侧壁邻接该基底。8.根据权利要求7所述的晶片封装体，其特征在于，还包括一封装层，该封装层覆盖该接线及该上表面，并于该感测区或该元件区上方形成一扁平化接触表面，其中该第一底部的横向宽度宽于该第二底部，且该接线的该第一端点电性连接至位于该第一底部的该重布线层上，该接线的一最高部分突出于该晶片的该上表面，且该封装层于该感测区或该元件区上的覆盖厚度决定于该接线的该最高部分与该第一凹口的该第一底部之间的距离与该第一凹口的深度的差值。9.根据权利要求8所述的晶片封装体，其特征在于，该晶片为一生物辨识晶片。10.根据权利要求7所述的晶片封装体，其特征在于，还包括一封装层，该封装层覆盖该接线及该上表面，并于该感测区或该元件区上方形成一扁平化接触表面，其中该第一底部的横向宽度窄于该第二底部，该重布线层还延伸至该第二凹口的该第二侧壁及该第二底部，且该接线的该第一端点电性连接至位于该第二底部的该重布线层上，该接线的一最高部分突出于该晶片的该上表面，且该封装层于该感测区或该元件区上的覆盖厚度决定于该接线的该最高部分与该第二凹口的该第二底部之间的距离与该浅凹槽结构的深度的差值。11.根据权利要求10所述的晶片封装体，其特征在于，该晶片为一指纹辨识晶片。12.根据权利要求10所述的晶片封装体，其特征在于，该重布线层未延伸至该第二凹口的边缘。13.根据权利要求1所述的晶片封装体，其特征在于，还包括一保护层，该保护层覆盖该重布线层，并于该浅凹槽结构内形成一开口，供该接线的该第一端点电性连接该重布线层。14.根据权利要求13所述的晶片封装体，其特征在于，该信号接垫区由该保护层覆盖。15.根据权利要求1所述的晶片封装体，其特征在于，该接线的该第二端点为焊接的起始点。16.根据权利要求1所述的晶片封装体，其特征在于，该重布线层未延伸至该浅凹槽结构的边缘。17.根据权利要求1所述的晶片封装体，其特征在于，该接线的该第一端点及该第二端点低于该晶片的该上表面，该接线的一最高部分突出于该晶片的该上表面。18.根据权利要求17所述的晶片封装体，其特征在于，还包括一封装层，该封装层覆盖该接线及该上表面，并于该感测区或该元件区上方形成一扁平化接触表面，其中该封装层于该感测区或该元件区上的覆盖厚度决定于该接线的该最高部分与该浅凹槽结构的底部之间的距离与该浅凹槽结构的深度的差值。19.一种晶片封装体的制造方法，其特征在于，包括: 提供一晶圆，该晶圆包括多个晶片，每一晶片具有一上表面及一下表面，其中该晶片于该上表面包括一感测区或元件区、及一信号接垫区； 于该每一晶片形成一浅凹槽结构，该浅凹槽结构位于该信号接垫区外侧，并自该上表面朝该下表面延伸，其中该浅凹槽结构至少具有一第一凹口及一第二凹口，且该第二凹口位于该第一凹口下方； 于该每一晶片形成一重布线层，该重布线层位于该上表面上，电性连接该信号接垫区且延伸至该浅凹槽结构； 切割该晶圆以分离该些晶片，使得该每一晶片具有一侧壁，且该浅凹槽结构沿着该侧壁延伸；以及 于该每一晶片焊接一接线，该接线具有一第一端点及一第二端点，其中该第一端点于该浅凹槽结构内电性连接该重布线层，该...

【专利技术属性】
技术研发人员：何彦仕，刘沧宇，张恕铭，黄玉龙，林超彦，孙唯伦，陈键辉，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71