一种半导体装置包括：第一通孔和第二通孔、第一路径设定单元以及第二路径设定单元。第一通孔和第二通孔将第一芯片和第二芯片连接。第一路径设定单元将第一芯片电路与第一输入/输出端子连接，以及将第二通孔与第二输入/输出端子连接。第二路径设定单元将第二芯片电路与第一通孔和第二通孔连接，其中，第一通孔与第二输入/输出端子连接。
【技术实现步骤摘要】
【专利摘要】一种半导体装置包括：第一通孔和第二通孔、第一路径设定单元以及第二路径设定单元。第一通孔和第二通孔将第一芯片和第二芯片连接。第一路径设定单元将第一芯片电路与第一输入/输出端子连接，以及将第二通孔与第二输入/输出端子连接。第二路径设定单元将第二芯片电路与第一通孔和第二通孔连接，其中，第一通孔与第二输入/输出端子连接。【专利说明】半导体装置和使用半导体装置的半导体系统相关申请的交叉引用本申请要求2013年8月9日向韩国知识产权局提交的申请号为10-2013-0094570的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例涉及一种半导体装置，更具体而言，涉及一种层叠有多个芯片的3D(三维)半导体装置和使用所述半导体装置的半导体系统。
技术介绍
为了提升半导体装置的集成度，已经开发了三维(3D)半导体装置，其中多个芯片被层叠并封装在单个封装体中。近来，在本领域中公开了 TSV (穿通硅通孔)型半导体装置，其中，硅通孔被形成为穿过多个层叠的芯片，使得所有的芯片彼此电耦接。 为了使用具有低电平的电源并且降低功耗，已经开发了具有增加的输入/输出数目的宽输入/输出(10)半导体装置。宽1半导体装置使用输入/输出线或端子的数目明显增加以降低其操作频率并增加其带宽的方案。 图1是示意性地说明根据现有技术的半导体装置10的配置的图。在图1中，半导体装置10可以包括第一芯片CHIPl和第二芯片CHIP2。第一芯片CHIPl和第二芯片CHIP2分别包括第一通孔11和第二通孔12以及输入/输出电路I/O。第一通孔11和第二通孔12分别延伸穿过第一芯片CHIPl和第二芯片CHIP2以经由凸块13将第一芯片CHIPl和第二芯片CHIP2彼此电耦接。输入/输出电路I/O分别与第一通孔11和第二通孔12电耦接。输入至第一输入/输出端子DQ〈0>和第二输入/输出端子DQ〈1>的信号可以分别经由第一通孔11和第二通孔12输入至第一芯片CHIPl和第二芯片CHIP2的内部电路。从第一芯片CHIPl和第二芯片CHIP2输出的数据可以分别经由第一通孔11和第二通孔12输出至第一输入/输出端子DQ〈0>和第二输入/输出端子DQ〈1>。 半导体装置10具有包括通孔的所有信号线都被短路的结构，并且具有固定数目的输入/输出线或端子。即，第一芯片和第二芯片的与同一通孔电I禹接的输入/输出电路I/o不可以同时操作。此外，当通孔或凸块故障时，半导体装置10不具备用于信号路径修复的冗余通孔。 图2是示意性地说明根据现有技术的另一个半导体装置20的配置的图。在图2中，半导体装置20可以包括第一芯片CHIPl和第二芯片CHIP2，其中第一芯片CHIPl可以包括第一通孔21和第二通孔22以及输入/输出电路1/0，第二芯片CHIP2可以包括第三通孔23和第四通孔24以及输入/输出电路I/O。半导体装置20具有能够增加输入/输出线或端子的数目的结构。 第一通孔21和第二通孔22分别经由凸块25将第一芯片CHIPl和第二芯片CHIP2彼此电耦接。第三通孔23与第二通孔22电耦接，第二通孔22经由第一芯片CHIPl的输入/输出电路I/O与第一输入/输出端子DQ1〈0>电耦接。第四通孔24与第一通孔21和第二芯片CHIP2的输入/输出电路I/O电耦接，并且经由第一通孔21与第二输入/输出端子DQ2<0>电耦接。由于半导体装置20针对第一芯片CHIPl和第二芯片CHIP2的输入/输出电路I/O具有独立的信号路径，所以与图1的半导体装置10相比，输入/输出线或端子的数目可以增加两倍。然而，如图2中所示，未使用从第三通孔23至第二通孔22的信号路径。
技术实现思路
本文描述了一种即使通孔或凸块故障也能通过形成多个信号路径来稳定地传输信号的半导体装置。 在本专利技术的一个实施例中，一种半导体装置包括:第一通孔和第二通孔，被配置成将第一芯片和第二芯片电耦接；第一路径设定单元，被配置成将第一芯片电路与第一输入/输出端子电耦接，以及将第二通孔与第二输入/输出端子电耦接；以及第二路径设定单元，被配置成将第二芯片电路与第一通孔和第二通孔电耦接，其中，第一通孔与第二输入/输出端子电I禹接。 在本专利技术的一个实施例中，一种半导体装置包括:第一芯片，所述第一芯片包括:第一通孔至第三通孔；第一路径控制单元，被配置成与第三通孔电耦接，以及响应于控制信号而产生第一选择信号；以及第一路径设定单元，被配置成将第一芯片电路与第一输入/输出端子电耦接，以及将第二通孔与第二输入/输出端子电耦接，其中，第一通孔与第二输入/输出端子电耦接。 在本专利技术的一个实施例中，一种半导体装置包括:多个通孔，被配置成将第一芯片和第二芯片电耦接；传输路径设定单元，被配置在第二芯片中，以将在第二芯片电路中产生的信号传输至所述多个通孔中的两个或更多个通孔；以及接收路径设定单元，被配置在第一芯片中，以将在第一芯片电路中产生的信号输出至第一输入/输出端子、从两个或更多个通孔接收在第二芯片电路中产生的信号、以及将接收的信号输出至第二输入/输出端子。 在本专利技术的一个实施例中，一种半导体装置包括:多个通孔，被配置成将第一芯片和第二芯片电耦接；传输路径控制单元，被配置在第一芯片中，以将输入至第一输入/输出端子的信号传输至第一芯片电路，以及将输入至第二输入/输出端子的信号传输至所述多个通孔中的两个或更多个通孔；以及接收路径控制单元，被配置在第二芯片中，以从两个或更多个通孔接收信号，以及将接收的信号传输至第二芯片电路。 在本专利技术的一个实施例中，一种半导体装置包括:第一路径设定单元，被配置在第一芯片中，以将第一芯片电路与第一输入/输出端子电I禹接，以及将第二通孔与第一输入/输出端子电耦接；以及第二路径设定单元，被配置在第二芯片中，以将第二芯片与第一通孔和第二通孔连接。 【专利附图】【附图说明】 结合附图描述本专利技术的特点、方面和实施例，其中: 图1是示意性地说明根据现有技术的一种半导体装置的配置的图； 图2是示意性地说明根据现有技术的另一种半导体装置的配置的图； 图3是示意性地说明根据一个实施例的半导体装置的配置的图； 图4是说明根据一个实施例的半导体装置的详细配置的图； 图5是说明根据一个实施例的半导体系统的配置的图；以及 图6是示意性地说明根据一个实施例的半导体系统的配置的图。 【具体实施方式】 在下文中，将参照附图经由实施例来详细地描述根据本专利技术的半导体装置和使用所述半导体装置的半导体系统。 在图3中，半导体装置I可以包括第一芯片CHIPl和第二芯片CHIP2。第一芯片CHIPl和第二芯片CHIP2可以被层叠以构成单个半导体装置。S卩，第一芯片CHIPl和第二芯片CHIP2可以被封装在单个封装体中。 半导体装置I可以包括:第一通孔110、第二通孔120、第一芯片电路210、第二芯片电路220、第一路径设定单元310、第二路径设定单元320、第一输入/输出端子101〈0>、以及第二输入/输出端子102〈0>。第一通孔110和第二通孔120可以形成为穿过第一芯片CHIP1，并且分别经由凸块150将本文档来自技高网...
【技术保护点】
一种半导体装置，包括：第一通孔和第二通孔，被配置成将第一芯片和第二芯片电耦接；第一路径设定单元，被配置成将第一芯片电路与第一输入/输出端子电耦接，以及将所述第二通孔与第二输入/输出端子电耦接；以及第二路径设定单元，被配置成将第二芯片电路与所述第一通孔和所述第二通孔电耦接，其中，所述第一通孔与所述第二输入/输出端子电耦接。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：李泰龙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。