NMOS金属栅极晶体管的形成方法技术

一种NMOS金属栅极晶体管的形成方法，包括：提供衬底；在衬底上形成伪栅结构，伪栅结构包括：栅介质层、位于栅介质层上的含氮扩散阻挡层、和位于含氮扩散阻挡层上的伪栅极；在衬底上形成层间介质层，层间介质层和伪栅极的上表面齐平；去除伪栅极，形成底部露出含氮扩散阻挡层的沟槽；去除伪栅极之后，使含氮扩散阻挡层暴露于含N等离子体环境中，以对含氮扩散阻挡层进行等离子体处理；等离子体处理之后，在沟槽内形成金属栅极。所述等离子体处理步骤可以提高NMOS金属栅极晶体管的TDDB性能。

【技术实现步骤摘要】
【专利摘要】一种NMOS金属栅极晶体管的形成方法，包括：提供衬底；在衬底上形成伪栅结构，伪栅结构包括：栅介质层、位于栅介质层上的含氮扩散阻挡层、和位于含氮扩散阻挡层上的伪栅极；在衬底上形成层间介质层，层间介质层和伪栅极的上表面齐平；去除伪栅极，形成底部露出含氮扩散阻挡层的沟槽；去除伪栅极之后，使含氮扩散阻挡层暴露于含N等离子体环境中，以对含氮扩散阻挡层进行等离子体处理；等离子体处理之后，在沟槽内形成金属栅极。所述等离子体处理步骤可以提高NMOS金属栅极晶体管的TDDB性能。【专利说明】NMOS金属栅极晶体管的形成方法
本专利技术属于半导体
，特别是涉及一种NMOS金属栅极晶体管的形成方法。
技术介绍
现有一种利用后栅工艺(gate last)形成NMOS金属栅极晶体管的方法包括:如图1所示，提供衬底1，衬底I内具有浅沟槽隔离结构(STI)2，用于将NMOS金属栅极晶体管与位于同一衬底上的其他器件电隔离；在衬底I上形成栅介质层3、位于栅介质层3上的TiN层4、位于TiN层4上的伪栅极5 ;在栅介质层3、TiN层4及伪栅极5的周围形成侧墙6 ；以栅介质层3、TiN层4、伪栅极5及侧墙6为掩模进行离子注入，形成源极7a和漏极7b ;在衬底I上形成层间介质层8，层间介质层8与伪栅极5的上表面齐平； 如图2所示，去除伪栅极5 (如图1所示)，形成沟槽9; 如图3所示，在沟槽9 (如图2所示)内形成金属栅极M。 衡量晶体管性能好坏的其中一个重要指标为TDDB (Time Dependent DielectricBreakdown,与时间有关的介质击穿性能)性能。但是，现有NMOS金属栅极晶体管形成方法会导致NMOS金属栅极晶体管的TDDB性能不佳。
技术实现思路
本专利技术要解决的问题是:现有NMOS金属栅极晶体管形成方法会导致NMOS金属栅极晶体管的TDDB性能不佳。 为解决上述问题，本专利技术提供了一种NMOS金属栅极晶体管的形成方法，包括: 提供衬底； 在所述衬底上形成伪栅结构，所述伪栅结构包括:栅介质层、位于栅介质层上的含氮扩散阻挡层、和位于含氮扩散阻挡层上的伪栅极； 在所述衬底上形成层间介质层，所述层间介质层和伪栅极的上表面齐平； 去除所述伪栅极，形成底部露出所述含氮扩散阻挡层的沟槽； 去除所述伪栅极之后，使所述含氮扩散阻挡层暴露于含N等离子体环境中，以对所述含氮扩散阻挡层进行等离子体处理； 进行所述等离子体处理之后，在所述沟槽内形成金属栅极。 可选的，将含N2的气体等离子体化产生所述含N等离子体。 可选的，所述等离子体处理步骤是在等离子体蚀刻机台中进行，工艺参数包括=N2的流量为50至500sccm，压强为5至10mTorr,电源功率为50至500W，时间为5至600s，温度为室温。 可选的，所述等离子体处理步骤是在灰化机台中进行，工艺参数包括=N2的流量为500至lOOOOsccm，压强为100至2000mTorr,电源功率为500至5000W,时间为10至600s,温度为100至400°C。 可选的，所述含氮扩散阻挡层的材料为TiN。 可选的，去除所述伪栅极的方法为干法刻蚀。 可选的，去除所述伪栅极之后，进行所述等离子体处理之前，还包括:对所述沟槽底部进行等离子体刻蚀，以去除所述干法刻蚀步骤在含氮扩散阻挡层表面上所形成的聚合物。 可选的，利用含氟等离子体对所述沟槽底部进行等离子体刻蚀。 可选的，所述等离子体刻蚀包括:利用含氮等离子体对所述沟槽底部进行第一等离子体刻蚀；第一等离子体刻蚀之后，利用含氟等离子体对所述沟槽底部进行第二等离子体刻蚀。 可选的，将含氟气体等离子体化产生所述含氟等离子体，所述含氟气体至少包括CF4, NF3> SF6 中的一种。 可选的，将含N2的气体等离子体化，产生所述第一等离子体刻蚀步骤中的含氮等离子体。 可选的，所述第一等离子体刻蚀的工艺参数包括=N2的流量为50至500sCCm，压强为5至10mTorr,电源功率为50至500W，偏置功率为10至500W，时间为5至600s。 可选的，将含CF4的气体等离子体化产生所述含氟等离子体，所述第二等离子体刻蚀的工艺参数包括=CF4的流量为10至200sccm，压强为2至10mTorr,电源功率为50至500W，偏置功率为O至500W，时间为5至300s。 可选的，去除所述伪栅极的方法包括: 在所述层间介质层及伪栅极上形成氧化硅层、位于氧化硅层上的金属硬掩模层、和位于金属硬掩模层上的光刻胶层； 对所述光刻胶层进行图形化，以在所述光刻胶层内形成开口，所述开口与伪栅极的位置对应； 以具有开口的光刻胶层为掩模对所述金属硬掩模层及氧化硅层进行图形化，以露出所述伪栅极； 去除光刻胶层之后，以图案化的所述金属硬掩模层及图案化的氧化硅层为掩模进行干法刻蚀，以去除所述伪栅极。 可选的，去除所述伪栅极的方法包括: 在所述层间介质层及伪栅极上形成氧化硅层、和位于氧化硅层上的光刻胶层； 对所述光刻胶层及氧化硅层进行图形化，以露出所述伪栅极； 以图案化的所述光刻胶层及图案化的氧化硅层为掩模进行干法刻蚀，以去除所述伪栅极； 去除所述伪栅极之后，去除光刻胶层。 与现有技术相比，本专利技术的技术方案具有以下优点: 在去除伪栅极并露出含氮扩散阻挡层之后，使含氮扩散阻挡层暴露于含氮等离子体环境中，以对含氮扩散阻挡层进行等离子体处理，在该等离子体处理步骤中，含氮扩散阻挡层会暴露在大量的含氮等离子体环境中，使得含氮等离子体中的氮与含氮扩散阻挡层表面的悬挂键结合，减少了含氮扩散阻挡层中的悬挂键数量，改良了含氮扩散阻挡层的表面态，因而可以对含氮扩散阻挡层进行修复，提高了含氮扩散阻挡层的质量，而含氮扩散阻挡层质量的改善能够防止在栅介质层内形成陷阱，进而可以提高NMOS金属栅极晶体管的TDDB性能。 进一步地，在去除伪栅极之后、对露出的含氮扩散阻挡层进行等离子体处理之前，还包括先后进行第一和第二等离子体刻蚀的步骤。通过两次等离子体刻蚀步骤，不仅可以保证将含氮扩散阻挡层表面上的聚合物去除干净，还可以使得每次等离子体刻蚀步骤中等离子体的轰击能量可以小一些，减小了对含氮扩散阻挡层造成的损伤，有利于提高含氮扩散阻挡层的质量，进而有助于提高NMOS金属栅极晶体管的TDDB性能。 【专利附图】【附图说明】 图1至图3是现有一种NMOS金属栅极晶体管形成方法中晶体管在各个制作阶段的剖面图； 图4至图12是本专利技术的第一实施例中NMOS金属栅极晶体管在各个制作阶段的剖面图。 【具体实施方式】 经研究发现，现有NMOS金属栅极晶体管形成方法导致NMOS金属栅极晶体管TDDB性能不佳的原因如下: 晶体管中TiN层的质量对NMOS金属栅极晶体管的TDDB性能有直接影响。而现有NMOS金属栅极晶体管的形成方法中，在去除伪栅极以露出TiN层之后，由于多种因素的影响，TiN层表面会含有很多悬挂键(dangling bond),影响了 TiN层的表面态,造成TiN层的质量下降，而TiN层质量的下降会导致在栅介质层内形成陷阱(trap)，进而降低了晶体管的TDDB性能。 所述陷阱本文档来自技高网...

【技术保护点】
一种NMOS金属栅极晶体管的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成伪栅结构，所述伪栅结构包括：栅介质层、位于栅介质层上的含氮扩散阻挡层、和位于含氮扩散阻挡层上的伪栅极；在所述衬底上形成层间介质层，所述层间介质层和伪栅极的上表面齐平；去除所述伪栅极，形成底部露出所述含氮扩散阻挡层的沟槽；去除所述伪栅极之后，使所述含氮扩散阻挡层暴露于含N等离子体环境中，以对所述含氮扩散阻挡层进行等离子体处理；进行所述等离子体处理之后，在所述沟槽内形成金属栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：张海洋，李凤莲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31