提供了一种3D半导体器件及其制造方法。所述3D半导体器件包括：半导体衬底；绝缘层，其形成在半导体衬底上；有源线，其形成在绝缘层上，包括源极区和漏极区；栅电极，其位于有源线的与源极区和漏极区之间的区域相对应的部分上，并且向与有源线大体垂直的方向延伸；以及线形公共源极节点，其被形成为与源极区电耦接，并且在栅电极之间的空间中大体平行于栅电极而延伸。
【技术实现步骤摘要】
【专利摘要】提供了一种3D半导体器件及其制造方法。所述3D半导体器件包括：半导体衬底；绝缘层，其形成在半导体衬底上；有源线，其形成在绝缘层上，包括源极区和漏极区；栅电极，其位于有源线的与源极区和漏极区之间的区域相对应的部分上，并且向与有源线大体垂直的方向延伸；以及线形公共源极节点，其被形成为与源极区电耦接，并且在栅电极之间的空间中大体平行于栅电极而延伸。【专利说明】相关申请的交叉引用本申请要求2013年7月26日向韩国知识产权局提交的申请号为10-2013-0088910的韩国专利申请的优先权，其全部内容通过弓|用合并于此。
本专利技术构思涉及一种半导体集成电路器件，更具体而言，涉及一种具有三维(3D)横向沟道的半导体器件及其制造方法。
技术介绍
随着移动数字信息通信和电子消费行业的快速发展，对现有的电荷控制的器件的研究会遇到限制。因而，需要发展不同于现有的电荷控制的器件的具有新颖构思的新功能存储器件。具体地，需要研究具有大容量、超高速度、以及超低功率的下一代存储器件。 目前，利用电阻器件作为存储媒介的电阻可变存储器件已经被提出作为下一代存储器件。可变电阻存储器件的典型的实例是相变随机存取存储器(PCRAM)、电阻随机存取存储器(ReRAM)以及磁阻随机存取存储器(MRAM)。 每个可变电阻存储器件基本上可以由开关器件和电阻器件形成，并且可以根据电阻器件的状态来存储数据“0”或“ 1 ”。 即使在电阻可变存储器件中，优先改善集成密度，并且将尽可能多的存储器单元集成在有限小的面积中。 目前，提出了以3D结构形成电阻可变存储器件的方法，并且对于稳定地层叠具有窄的临界尺寸的多个存储器单元的方法的需求在增长。 作为一种典型的3D结构的电阻可变存储器件的制造方法，存在一种利用垂直柱体制造开关器件的方法。然而，利用垂直柱体制造开关器件的方法具有的问题在于开关器件的制造工艺复杂，并且高宽比因垂直柱体的高度而增大，且因而半导体器件在结构上不稳定。 为了缓解3D垂直柱体结构的这种问题，提出了 3D横向沟道结构。3D横向沟道结构是在3D结构中具有横向沟道(横向鳍结构或横向沟道区)的有源区形成在半导体衬底上而不同于现存的掩埋类型的一种结构。在这种3D横向沟道半导体器件中，通常横向鳍结构经由公共源极节点与半导体衬底电耦接。 然而，3D横向沟道半导体器件的制造工艺可以包括将有源区的沟道与公共源极节点对准的工艺，以及将栅极(字线)与有源区的沟道对准的工艺。因此，诸如未对准的工艺缺陷会发生在制造工艺中。
技术实现思路
根据本专利技术构思的一个示例性实施例，提供了一种半导体器件。所述半导体器件可以包括:半导体衬底；绝缘层，其形成在半导体衬底上；有源线，其形成在绝缘层上，包括有源区和漏极区；栅电极，其位于有源线的对应于源极区与漏极区之间的区域的部分上，并且向与有源线大体垂直的方向延伸；以及线形公共源极节点，其被形成为与源极区电耦接、并且在栅电极之间的空间中大体平行于栅电极而延伸。 根据本专利技术的一个示例性实施例，提供了一种半导体器件。所述半导体器件可以包括:半导体衬底；多个有源线，其浮置在衬底之上，并且平行于第一方向延伸；多个栅电极，其形成在每个有源线上，并且平行于与第一方向大体垂直的第二方向延伸；多个线形公共源极节点，其形成在每个有源线上，平行于第二方向延伸，并且位于栅电极之间；漏极区，形成在每个有源线中位于栅电极的一侧；以及源极区，形成在每个有源线中位于栅电极的另一侧。 根据本专利技术的一个示例性实施例，提供了一种制造半导体器件的方法。所述方法可以包括以下步骤:在半导体衬底上顺序层叠第一半导体层和第二半导体层；通过将第二半导体层和第一半导体层图案化来形成有源线；在有源线的预定区域中形成源极区和漏极区；将构成有源线的第一半导体层完全氧化；以及在第二半导体层的表面上形成绝缘层；形成穿过有源线的线形虚设图案，以穿通源极区和漏极区；在线形虚设图案之间的区域中形成栅电极；选择性地去除穿通源极区的线形虚设图案；以及在去除了线形虚设图案的区域中形成线形公共源极节点。 另外，可以在形成栅电极的步骤与去除虚设图案的步骤之间在栅电极上形成硬掩模层。 另外，可以通过在选择性地去除穿通源极区的虚设图案同时选择性地去除漏极区上的虚设图案来暴露出源极区和漏极区。然后，可以在形成公共源极节点的同时在暴露的漏极区上形成加热电极。 另外，可以在加热电极和公共源极节点上形成间隔件绝缘层，以暴露出加热电极并且屏蔽公共源极节点，并且可以在加热电极和公共源极节点上形成电阻可变材料层。 在以下标题为“【具体实施方式】”的部分描述这些和其他的特点、方面以及实施例。 【专利附图】【附图说明】 从如下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其他的方面、特征和其他的优点，其中: 图1A至图1E是说明一种制造根据本专利技术构思的一个实施例的具有3D横向沟道的半导体器件的方法的平面图； 图2A至图2E是沿着图1A至图1E的线11-11’截取的说明图1A至图1E中所示的制造具有3D横向沟道的半导体器件的方法的截面图； 图3A至图3E是沿着图1A至图1E的线111-111’截取的说明图1A至图1E中所示的制造具有3D横向沟道的半导体器件的方法的截面图； 图4A至图4E是沿着图1A至图1E的线IV-1V’截取的说明图1A至图1E中所示的制造具有3D横向沟道的半导体器件的方法的截面图； 图5是说明根据本专利技术构思的一个实施例的具有3D横向沟道的半导体器件的立体图； 图6是说明根据本专利技术构思的一个实施例的微处理器的框图； 图7是说明根据本专利技术构思的一个实施例的处理器的框图；以及 图8是说明根据本专利技术构思的一个实施例的系统的框图。 【具体实施方式】 在下文中，将参照附图更详细地描述示例性实施例。本文参照截面图描述示例性实施例，截面图是示例性实施例(和中间结构)的示意性图示。照此，可以预料到图示的形状变化是缘于例如制造技术和/或公差。因而，示例性实施例不应被解释为局限于本文所说明的区域的特定形状、而是可以包括例如缘于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。附图中相同的附图标记表示相同的元件。还要理解的是，当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上、或者还可以存在中间层。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示一个部件经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。 本文参照截面图和/或平面图描述本专利技术构思，截面图和/或平面图是本专利技术构思的理想化的实施例的示意性图示。然而，本专利技术构思的实施例不应当被解释为局限于本专利技术构思。尽管将示出和描述本专利技术构思的一些实施例，但是对于本领域的普通技术人员将理解的是，在不脱离本专利技术构思的原理和精神的情况下可以对这些示例性实施例进行变化。 在本实施例中，将半导体器件之中的电阻可变存储器件作为一个实例进行描述。 参见图1A、2A、3A以及4A，第一半导体层105和第二半导体层110可以顺序形成在半导体衬底100上。第一半导体层105和本文档来自技高网...
【技术保护点】
一种半导体器件，包括：半导体衬底；绝缘层，所述绝缘层形成在所述半导体衬底上；有源线，所述有源线形成在所述绝缘层上，包括源极区和漏极区；栅电极，所述栅电极位于所述有源线的对应于所述源极区与所述漏极区之间的区域的部分上，并且向与所述有源线大体垂直的方向延伸；以及线形公共源极节点，所述线形公共源极节点被形成为：与所述源极区电耦接，并且在栅电极之间的空间中大体平行于所述栅电极而延伸。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：金锡基，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。