芯片的密封环结构制造技术

本申请提供了一种芯片的密封环结构。该密封环结构包括内密封环，围绕集成电路区设置，具有铝焊盘；以及外密封环，围绕内密封环设置；内密封环包括：一个或多个第一子密封环，与铝焊盘耦连，靠近外密封环设置，且每个第一子密封环包括沿周向排列的一组相互独立的密封条和隔离相邻的密封条的介电隔离条；一个或多个第二子密封环，靠近集成电路区设置；第一介电隔离环，设置在第一子密封环和第二子密封环之间，将第二子密封环和铝焊盘与第一子密封环隔离开。本申请利用第一介电隔离环将第二子密封环与铝焊盘、第一子密封环与第二子密封环隔离开，利用介电隔离条将第一子密封环隔离为相互独立的密封条，避免了集成电路区因短路而失效的缺陷。

【技术实现步骤摘要】
芯片的密封环结构
本申请涉及半导体制造领域，具体而言，涉及一种芯片的密封环结构。
技术介绍
在半导体制造工艺中，通过光刻、刻蚀以及沉积等工艺可以在半导体衬底上形成包括半导体有源器件以及设置在器件上的互连结构的半导体芯片。通常，在一个晶圆上可以形成多个芯片，最后再将这些芯片从晶圆上切割下来，进行封装工艺，形成集成电路区。在切割芯片的过程中，切割刀所产生的应力会对芯片的边缘造成损害，甚至会导致芯片发生崩塌。现有为了防止芯片在切割时受到损伤，在芯片的有源器件区域外围设置密封环，该密封环可以阻挡切割刀产生的应力造成有源器件区域不想要的应力破裂，并且芯片密封环可以阻挡水汽渗透例如含酸物质、含碱物质或污染源的扩散造成的化学损害。在现今的半导体技术中，越来越多的双重芯片密封环来解决更严重的破裂问题，如图1至图3所示的现有技术中具有密封环的半导体芯片结构示意图。该密封环包括内密封环21’（边缘密封区）和外密封环22’（裂纹停止区），内密封环21’和外密封环22’均包括多层金属层的层叠结构，其中，如图2所示的层叠结构的每一层包括层间介质层4’以及位于层间介质层4’内且与层间介质层4’表面齐平的分立金属布线层211’，上下相邻的金属布线层211’之间通过导电插塞5’相连接，内密封环21’的层叠结构上形成有保护层23’，保护层23’内具有露出金属布线层211’的开口，在保护层23’上形成铝焊盘206’，且铝焊盘206’填充上述开口，铝焊盘206’和保护层23’上形成有密封层24’。此外，申请号为2004800215224的中国专利申请、申请号为2021100495316的中国专利申请、申请号为202210262670的中国专利申请均公开了具体的密封环结构。上述密封环结构均能很好地保护有源器件区域免受切割应力的损坏和污染物的污染，但是，封装所用的金属铝线容易与内密封环的铝焊盘连接造成集成电路区短路，使集成电路区失效。
技术实现思路
为了解决金属铝线容易与内密封环的铝焊盘连接造成集成电路区短路的问题，本申请提供了一种芯片的密封环结构。上述密封环结构包括：内密封环，围绕集成电路区设置，具有铝焊盘；以及外密封环，围绕内密封环设置；上述内密封环包括：一个或多个第一子密封环，与铝焊盘耦连，靠近外密封环设置，且每个第一子密封环包括沿周向排列的一组相互独立的密封条和隔离相邻的密封条的介电隔离条；一个或多个第二子密封环，靠近集成电路区设置；第一介电隔离环，设置在第一子密封环和第二子密封环之间，将第二子密封环和铝焊盘与第一子密封环隔离开。进一步地，上述第一子密封环为多个，内密封环还包括第二介电隔离环，第二介电隔离环设置在相邻的第一子密封环之间。进一步地，上述第二子密封环为多个，内密封环还包括第三介电隔离环，第三介电隔离环设置在相邻的第二子密封环之间。进一步地，上述内密封环还包括第一浮栅，第一浮栅设置在第一子密封环与芯片的衬底之间。进一步地，上述外密封环、第一子密封环和第二子密封环的密封条分别包括：n层金属间介质层，沿垂直于衬底的方向叠置，n为正整数；n+1层金属布线层，与金属间介质层交错设置；n个过孔，贯穿各金属间介质层设置。进一步地，各上述过孔沿垂直于衬底的方向正对设置。进一步地，上述第一浮栅包括：多个第一子浮栅，与位于第一子密封环底层的过孔对应地设置；介质保护部，设置在多个第一子浮栅之间。进一步地，上述芯片还包括：层间介质层，设置在衬底与密封环结构之间；插塞，贯穿层间介质层设置，且与位于密封环结构底层的过孔对应。进一步地，上述内密封环还包括第二浮栅，第二浮栅设置在第二子密封环与衬底之间。进一步地，上述内密封环还包括第一浅沟槽隔离部，设置在与内密封环对应的衬底上，第一浮栅和第二浮栅设置在第一浅沟槽隔离部上。进一步地，上述外密封环还包括第三浮栅，第三浮栅设置在与外密封环对应的衬底上。进一步地，上述外密封环还包括逻辑电路区，逻辑电路区设置在衬底上，第三浮栅设置在逻辑电路区上。进一步地，上述外密封环还包括第二浅沟槽隔离部，第二浅沟槽隔离部设置在与外密封环对应的衬底上，第三浮栅设置在第二浅沟槽隔离部上。进一步地，上述密封环结构还包括：保护层，设置在n+1层金属布线层中的位于顶层的金属布线层上，并在内密封环的区域内具有开口，铝焊盘设置在内密封环区域内的保护层上并填充开口；密封层，设置在铝焊盘上。进一步地，上述保护层的材料为氮化硅或氧化硅。进一步地，上述密封层的材料为氧化硅或氮化硅。进一步地，上述金属布线层的材料为铜或铝。进一步地，上述金属布线层的层数为6～8层。进一步地，上述第一介电隔离环、第二介电隔离环、第三介电隔离环、介电隔离条和介质保护部的材料为SiOCH、氧化硅、氮化硅、氟硅玻璃或掺杂碳的氧化硅。本申请将内密封环设置为相互独立的第一子密封环和第二子密封环，且利用沿周向环绕且沿上下方向延伸设置的第一介电隔离环将第二子密封环与铝焊盘、第一子密封环与第二子密封环隔离开，使得与铝焊盘能够电连接的只有第一密封环，然后进一步利用沿周向排列设置且沿上下方向延伸的介电隔离条将第一子密封环隔离为相互独立的密封条，从而打断了现有技术中铝焊盘与密封环形成的回路，避免了集成电路区因短路而失效的缺陷；同时密封条、第二子密封环以及外密封环仍保持较好的密封性能，因此，本申请的密封环结构既能满足对集成电路区的密封保护作用，又不会造成集成电路区因短路而失效。而且，具有上述结构的密封环结构的制作过程与集成电路区的制作过程同步进行，根据密封条、介电隔离条和介电隔离环的具体位置设计相应的掩模板，然后采用本领域常规的刻蚀、沉积等方法制作密封环的各部分，制作方法简单。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施方式及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了现有技术中一种密封环结构的平行于衬底方向的剖面结构示意图；图2示出了图1所示的密封环结构的A部分沿径向且垂直于衬底的剖面结构示意图；图3示出了沿图2中B-B面且垂直于衬底的剖面结构示意图；图4示出了本申请的一种优选的实施方式中密封环结构的平行于衬底方向的剖面结构示意图；图5示出了图4所示的密封环结构的A部分沿径向且垂直于衬底的剖面结构示意图；图6示出了沿图5中B-B面且垂直于衬底的剖面结构示意图；图7示出了本申请的另一种优选的实施方式中密封环结构的平行于衬底方向的剖面结构示意图；图8示出了一种优选的图7所示的密封环结构的A部分沿径向且垂直于衬底的剖面结构示意图；图9示出了另一种优选的图7所示的密封环结构的A部分沿径向且垂直于衬底的剖面结构示意图；以及图10示出了又一种优选的图7所示的密封环结构的A部分沿径向且垂直于衬底的剖面结构示意图。具体实施方式应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存本文档来自技高网...

【技术保护点】
一种芯片的密封环结构，包括：内密封环，围绕集成电路区设置，具有铝焊盘；以及外密封环，围绕所述内密封环设置；其特征在于，所述内密封环包括：一个或多个第一子密封环，与所述铝焊盘耦连，靠近所述外密封环设置，且每个所述第一子密封环包括沿周向排列的一组相互独立的密封条和隔离相邻的所述密封条的介电隔离条；一个或多个第二子密封环，靠近所述集成电路区设置；第一介电隔离环，设置在所述第一子密封环和第二子密封环之间，将所述第二子密封环和所述铝焊盘与所述第一子密封环隔离开。

【技术特征摘要】
1.一种芯片的密封环结构，包括：内密封环，围绕集成电路区设置，具有铝焊盘；以及外密封环，围绕所述内密封环设置；其特征在于，所述内密封环包括：一个或多个第一子密封环，与所述铝焊盘耦连，靠近所述外密封环设置，且每个所述第一子密封环包括沿周向排列的一组相互独立的密封条和隔离相邻的所述密封条的介电隔离条，所述介电隔离条沿周向排列设置且沿上下方向延伸；一个或多个第二子密封环，靠近所述集成电路区设置；第一介电隔离环，设置在所述第一子密封环和第二子密封环之间，将所述第二子密封环和所述铝焊盘与所述第一子密封环隔离开。2.根据权利要求1所述的密封环结构，其特征在于，所述第一子密封环为多个，所述内密封环还包括第二介电隔离环，所述第二介电隔离环设置在相邻的所述第一子密封环之间。3.根据权利要求2所述的密封环结构，其特征在于，所述第二子密封环为多个，所述内密封环还包括第三介电隔离环，所述第三介电隔离环设置在相邻的所述第二子密封环之间。4.根据权利要求1至3中任一项所述的密封环结构，其特征在于，所述内密封环还包括第一浮栅，所述第一浮栅设置在所述第一子密封环与所述芯片的衬底之间。5.根据权利要求4所述的密封环结构，其特征在于，所述外密封环、所述第一子密封环和所述第二子密封环的密封条分别包括：n层金属间介质层，沿垂直于所述衬底的方向叠置，n为正整数；n+1层金属布线层，与所述金属间介质层交错设置；n个过孔，贯穿各所述金属间介质层设置。6.根据权利要求5所述的密封环结构，其特征在于，各所述过孔沿垂直于所述衬底的方向正对设置。7.根据权利要求6所述的密封环结构，其特征在于，所述第一浮栅包括：多个第一子浮栅，与位于所述第一子密封环底层的所述过孔对应地设置；介质保护部，设置在所述多个第一子浮栅之间。8.根据权利要求5所述的密封环结构，其特征在于，所述芯片还包括：层间介质层，设置在所述衬底与所述密封环结构之间；插塞，贯穿所述层间介质层设置，且与位于所述密封环结构底层的所述过孔对应。9.根...

【专利技术属性】
技术研发人员：宋春，陈文磊，翟晓永，张蔷，许亮，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31