辐射探测电路制造技术

本发明专利技术提供了一种辐射探测电路，包括：差分放大器模块，包括共模支路和差模支路，共模支路和差模支路分别含有用于分别感测待测辐射的第一PMOS晶体管和第二PMOS晶体管，共模支路的共模输出与差模支路的差模输出的差反映所述待测辐射的大小；电流控制模块，用于在维持流经共模支路和差模支路的总电流不变的情况下，控制流经共模支路和差模支路的各自的电流。本发明专利技术有效地减小了环境噪声对辐射测量结果的影响，显著提高了测量结果的准确性和系统的稳定性。

【技术实现步骤摘要】
辐射探测电路
本专利技术涉及半导体
，尤其涉及辐射探测电路。
技术介绍
在太空中，很多电子设备都会暴露在一定的辐射环境下。为了保证这些电子设备的可靠性，对总剂量辐射的检测很有必要。因为一旦辐射总剂量超过某一额度，就会导致电子系统的失效。PMOS总剂量辐射探测器主要包括由特定工艺制成的辐射敏感场效应晶体管。由于辐射后产生的氧化物陷阱与界面陷阱电荷使得MOSFET阈值电压发生漂移。通过标定阈值电压漂移量与辐照剂量的关系，测出阈值电压漂移量得到辐射剂量的大小。一般说来，NMOS辐射后，氧化物陷阱电荷使其阈值电压发生负向漂移，但是界面电荷使其阈值电压发生正向漂移；PMOS辐射后产生的氧化物陷阱电荷和界面电荷都使得其阈值电压负向漂移，因此大部分的总剂量辐射探测电路一般采用PMOS场效应晶体管作为总剂量辐射探测器。由上述原理可知，可以根据pMOS晶体管阈值电压产生的变化设计出电路，使之能够反映出所受总剂量辐射环境的大小。如图1所示，为现有技术的探测电路示意图，该读出电路由四个主要的模块构成，能够将模拟信号转化为数字信号输出。但是，在现有技术中，当外界温度环境发生变化时，会影响PMOS晶体管的输出，环境噪声对现有的辐射探测电路的影响较大，影响测量的稳定性。
技术实现思路
本专利技术的一个目的是，提高辐射探测电路对于环境噪声影响的抵抗能力，提高测量稳定性。针对上述问题，本专利技术提供了一种辐射探测电路，包括：差分放大器模块，包括共模支路和差模支路，共模支路和差模支路分别含有用于分别感测待测辐射的第一PMOS晶体管和第二PMOS晶体管，共模支路的共模输出与差模支路的差模输出的差反映所述待测辐射的大小；电流控制模块，用于在维持流经共模支路和差模支路的总电流不变的情况下，控制流经共模支路和差模支路的各自的电流。可选地，电流控制模块包括恒定电流源和第一、第二电压源。可选地，所述共模支路还包括第一NMOS晶体管，第一PMOS晶体管的源极接电源电压，第一NMOS晶体管的源极连接恒定电流源，第一PMOS晶体管和第一NMOS晶体管的漏极相连作为共模支路的共模输出，第一PMOS晶体管的栅极与其漏极相连，第一NMOS晶体管的栅极与第一电压源的正极相连，第一电压源的负极接地。可选地，所述差模支路还包括第二NMOS晶体管，第二PMOS晶体管的源极接电源电压，第二NMOS晶体管的源极连接恒定电流源，第二PMOS晶体管和第二NMOS晶体管的漏极相连作为差模支路的差模输出，第二PMOS晶体管的栅极与其漏极相连，第二NMOS晶体管的栅极与第二电压源的正极相连，第二电压源的负极接地。可选地，第一、第二电压源电压可变。可选地，第一PMOS晶体管和第二PMOS晶体管的配置完全一致，第一NMOS晶体管和第二NMOS晶体管的配置完全一致。可选地，所述第一、第二PMOS晶体管工作于饱和区。本专利技术提出一种简单的辐射探测电路，它采用共模支路和差模支路，共模支路的PMOS管和差模支路的PMOS管同时感测待测辐射，并取两个支路的差来反映待测辐射的大小。当系统受到外界干扰时，差模支路和共模支路会产生同方向的变化，二者之间的差中就消除了外界干扰的影响，提高了辐射探测电路对于环境噪声影响的抵抗能力，提高了测量稳定性。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显。图1为现有技术的辐射探测电路示意图；图2根据本专利技术的实施例的辐射探测电路的结构图。具体实施方式下面详细描述本专利技术的实施例。所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。本专利技术提供了一种抵抗共模噪声的PMOS辐射探测电路。下面，将通过本专利技术的一个实施例对图2所示的PMOS辐射探测电路进行具体描述。如图2所示，本专利技术所提供的PMOS辐射探测电路包括以下结构：差分放大器模块，包括共模支路和差模支路，共模支路和差模支路分别含有用于分别感测待测辐射的第一PMOS晶体管M3和第二PMOS晶体管M4，共模支路的共模输出与差模支路的差模输出的差反映所述待测辐射的大小；电流控制模块，用于在维持流经共模支路和差模支路的总电流不变的情况下，控制流经共模支路和差模支路的各自的电流。可选地，电流控制模块包括恒定电流源Iss和第一、第二电压源Vin1和Vin2。可选地，所述共模支路还包括第一NMOS晶体管M1，第一PMOS晶体管M3的源极接电源电压，第一NMOS晶体管M1的源极连接恒定电流源，第一PMOS晶体管M3和第一NMOS晶体管M1的漏极相连作为共模支路的共模输出，第一PMOS晶体管M3的栅极与其漏极相连，第一NMOS晶体管M1的栅极与第一电压源的正极相连，第一电压源的负极接地。可选地，所述差模支路还包括第二NMOS晶体管M2，第二PMOS晶体管M4的源极接电源电压，第二NMOS晶体管M2的源极连接恒定电流源，第二PMOS晶体管M4和第二NMOS晶体管M2的漏极相连作为差模支路的差模输出，第二PMOS晶体管M4的栅极与其漏极相连，第二NMOS晶体管M2的栅极与第二电压源的正极相连，第二电压源的负极接地。可选地，第一、第二电压源电压可变。可选地，第一PMOS晶体管M3和第二PMOS晶体管M4的配置完全一致，第一NMOS晶体管M1和第二NMOS晶体管M2的配置完全一致。所述第一、第二PMOS晶体管M3、M4工作于饱和区。下面对电路的工作原理进行具体介绍。由于辐射后产生的氧化物陷阱与界面陷阱电荷使得MOSFET阈值电压发生漂移。通过标定阈值电压漂移量与辐照剂量的关系，测出阈值电压漂移量得到辐射剂量的大小。一般说来，NMOS辐射后，氧化物陷阱电荷使其阈值电压发生负向漂移，但是界面电荷使其阈值电压发生正向漂移；PMOS辐射后产生的氧化物陷阱电荷和界面电荷都使得其阈值电压负向漂移，这就是一般采用PMOS场效应晶体管作为总剂量辐射探测器的原因。辐射后，第一PMOS晶体管M3和第二PMOS晶体管M4各自感测该辐射。对于M3和M4中的任一个，由于其工作在饱和区，处于饱和区的PMOS的阈值电压受辐射后产生负向漂移，根据PMOS晶体管饱和区的电流公式：根据PMOS晶体管饱和区的电流公式：其中，ID表示MOS管的源漏电流，μP表示PMOS中空穴的迁移率，W和L分别表示MOS管的宽和长，COX表示栅氧电容，VGS表示栅源电压，VTH是阈值电压。PMOS晶体管M3和M4的VGS小于零，保持开启。辐射后，VTH负的更多，由于恒流源的关系，流过M3和M4的电流保持不变，这样VGS就需要减小。因此，Vout1和Vout2两点的电位同时提高以保持电流的恒定。因此通过Vout1或者Vout2都能反推出待测辐射的大小。但仅根据Vout1和Vout2之一容易受环境噪声影响，测量稳定性差。本专利技术采用计算差分放大输出的方式，即Vout1-Vout2，可以消除共模噪声影响。为了有效过滤环境干扰对测量结果的影本文档来自技高网...

【技术保护点】
一种辐射探测电路，包括：差分放大器模块，包括共模支路和差模支路，共模支路和差模支路分别含有用于分别感测待测辐射的第一PMOS晶体管(M3)和第二PMOS晶体管(M4)，共模支路的共模输出与差模支路的差模输出的差反映所述待测辐射的大小；电流控制模块，用于在维持流经共模支路和差模支路的总电流不变的情况下，控制流经共模支路和差模支路的各自的电流。

【技术特征摘要】
1.一种辐射探测电路，包括：差分放大器模块，包括共模支路和差模支路，共模支路含有感测待测辐射的第一PMOS晶体管(M3)，差模支路含有感测待测辐射的第二PMOS晶体管(M4)，共模支路的共模输出与差模支路的差模输出的差反映所述待测辐射的大小；电流控制模块，用于在维持流经共模支路和差模支路的总电流不变的情况下，控制流经共模支路和差模支路的各自的电流；其中，所述共模支路还包括第一NMOS晶体管(M1)，第一PMOS晶体管(M3)的源极接电源电压，第一NMOS晶体管(M1)的源极连接恒定电流源，第一PMOS晶体管(M3)和第一NMOS晶体管(M1)的漏极相连作为共模支路的共模输出，第一PMOS晶体管(M3)的栅极与其漏极相连，第一NMOS晶体管(M1)的栅极与第一电压源的正极相连，第一电压源的负极接地；所述差模支路还包括第二NMOS晶体管(M2)，第二PMO...

【专利技术属性】
技术研发人员：刘梦新，刘鑫，赵发展，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11