一种移位寄存器及栅极驱动装置制造方法及图纸

本发明专利技术实施例提供了一种移位寄存器及栅极驱动装置，用以减小该移位寄存器中的时钟信号的占空比，从而减缓移动寄存器中的薄膜晶体管阈值电压的漂移，并且由于简化了该移位寄存器的电路结构，减少了该移位寄存器所占的空间，从而实现小尺寸的平板显示器的窄边框的要求。所述移位寄存器包括：用于将输入信号电压提供给上拉节点的输入模块，用于存储输入信号电压和将第一时钟信号电压提供给输出端子的输出模块；用于将电平信号电压提供给上拉节点的复位模块，用于将第二时钟信号电压提供给下拉节点的上拉模块，用于将电平信号电压提供给下拉节点的第一下拉模块，用于将电平信号电压提供给上拉节点和将电平信号电压提供给输出端子的第二下拉模块。

【技术实现步骤摘要】
一种移位寄存器及栅极驱动装置
本专利技术涉及显示器制造
，尤其涉及一种移位寄存器及栅极驱动装置。
技术介绍
平板显示器，因其具有重量轻，厚度薄以及低功耗等优点，被广泛应用于电视、手机、显示器等电子产品中。平板显示器包括由多行扫描线(Scan Line)与多列数据线(DataLine)交叉构成的像素矩阵，该像素矩阵采用逐行扫描的方法，即通过栅级驱动电路将输入时钟信号转换成开启/关断电压，并顺次施加到阵列基板的栅级线上，依次扫描各像素，然后通过数据驱动电路，将输入的显示数据及时钟信号定时顺序锁存，并将其转换成模拟信号，然后输入到基板的数据线，并转化为电流以驱动个像素矩阵。 栅级驱动电路即行扫描线的驱动电路，通常由移位寄存器(Shift Register, SR),将栅极驱动装置整合于液晶面板(Gate On Array，GOA)的方法来实现。其中，栅级驱动电路可以以卷带式覆晶薄膜封装(Chip On Film,C0F)或者芯片绑定在玻璃上(Chip On Glass,COG)的封装方式设置在阵列基板中，也可以用薄膜晶体管(Thin Film Transistor,TFT)构成集成电路单元的方式设置在阵列基板中。对于平板显示器，栅极驱动器的GOA设计，可以减少一道制作工序，即栅极驱动1C，因此不但降低了平板显示器的制作成本，一定程度上还缩短了制作周期。所以近几年来GOA技术被广泛应用于平板显示制造。然而，GOA的使用寿命及其输出稳定性一直是GOA设计中比较关注的问题。 其中，图1为GOA的最基本单元，该移位寄存器包括四个薄膜晶体管Tl、T2、T3、T4、一个电容、第一时钟信号CLK、输入模块的输入端INPUT、输出模块的输出端OUTPUT、复位模块的输入端RESET和电平信号的输入端VSS，该GOA单元在实际应用中T2晶体管会因由第一时钟信号CLK对其产生的耦合电压的影响，使输出端OUTPUT端有噪声产生且不能长期稳定工作。 目前，已经有不少GOA方面的专利针对上述问题给出了一些解决方案并能够基本解决上述问题。其中，图2为现有的一种移位寄存器单兀的电路结构不意图，该电路包括十二个非晶硅制作的TFTM1-M6、M7-M13、一个电容Cl、第一时钟信号CLK、第二时钟信号CLKB、输入模块的输入端INPUT、输出模块的输出端OUTPUT、复位模块的输入端RESET、电平信号的输入端VSS以及第一节点I3U点、第二节点H)点与第三节点CN点。虽然相比传统的GOA基板单元，可减缓百分之五十的TFT的阈值电压的漂移，并降低整个电路的功耗，但是，附图2中的电路设计仍然存在着电路结构比较复杂等缺陷。 由于目前小尺寸的平板显示器普遍存在着窄边框的要求，因此，图2中的电路结构需要的空间很大，根本满足不了目前的窄边框的要求。另外，图2设计的移位寄存器，针对氧化物薄膜晶体管Oxide TFT来说，阈值电压的移动还是较大。 综上所述，现有技术中的移位寄存器的阈值电压的漂移仍然较大，且该移位寄存器所占的空间很大无法满足平板显示器的窄边框的要求。
技术实现思路
本专利技术实施例提供了一种移位寄存器及栅极驱动装置，用以减小该移位寄存器中的时钟信号的占空比，从而减缓移动寄存器中的薄膜晶体管阈值电压的漂移，并且由于简化了该移位寄存器的电路结构，减少了该移位寄存器所占的空间，从而实现小尺寸的平板显示器的窄边框的要求。 本专利技术实施例提供的一种移位寄存器，所述移位寄存器包括:输入模块、输出模块、复位模块、上拉模块、第一下拉模块和第二下拉模块；其中， 所述输入模块，响应于输入信号，用于将输入信号电压提供给上拉节点，其中，所述上拉节点为所述输入模块的输出节点； 所述输出模块，用于存储输入信号电压和响应于所述上拉节点的电压信号，将第一时钟信号电压提供给输出端子； 所述复位模块，响应于复位信号，用于将电平信号电压提供给所述上拉节点； 所述上拉模块，响应于第四时钟信号，用于将第四时钟信号电压提供给下拉节点，其中，所述下拉节点为所述上拉模块的输出节点； 所述第一下拉模块，响应于输入信号、所述上拉节点的电压信号和第二时钟信号，用于将电平信号电压提供给所述下拉节点； 所述第二下拉模块，响应于所述下拉节点的电压信号，用于将电平信号电压提供给所述上拉节点，响应于所述下拉节点的电压信号和第三时钟信号，将电平信号电压提供给所述输出端子。 通过该移位寄存器采用输入四个时钟信号的方式，实现了该移位寄存器中时钟信号的占空比为百分之二十五，从而减缓该薄膜晶体管阈值电压的漂移，由于该移位寄存器减少了薄膜晶体管的数量，简化了电路结构，从而实现了小尺寸的平板显示器的窄边框的要求。 较佳地，所述输入模块包括: 第一薄膜晶体管，其栅极和源极连接所述输入模块的输入端，漏极连接所述输入模块的输出节点。 较佳地，所述输出模块包括: 第二薄膜晶体管，其栅极连接所述上拉节点，源极连接第一时钟信号的输入端，漏极连接所述输出端子； 电容，连接于所述上拉节点和所述输出端子之间。 较佳地，所述复位模块包括: 第三薄膜晶体管，其栅极连接复位模块输入端，源极连接所述上拉节点，漏极连接电平信号的输入端。 较佳地，所述上拉模块包括: 第四薄膜晶体管，其栅极和源极连接第四时钟信号的输入端，漏极连接所述上拉模块的输出节点。 较佳地，所述第一下拉模块包括: 第五薄膜晶体管，其栅极连接所述输入模块的输入端，源极连接所述下拉节点，漏极连接电平信号的输入端； 第六薄膜晶体管，其栅极连接所述上拉节点，源极连接所述下拉节点，漏极连接电平信号的输入端； 第七薄膜晶体管，其栅极连接第二时钟信号的输入端，源极连接所述下拉节点，漏极连接电平信号的输入端。 较佳地，所述第二下拉模块包括: 第八薄膜晶体管，其栅极连接所述下拉节点，源极连接所述上拉节点，漏极连接电平信号的输入端； 第九薄膜晶体管，其栅极连接所述下拉节点，源极连接所述输出端子，漏极连接电平信号的输入端； 第十薄膜晶体管，其栅极连接第三时钟信号的输入端，源极连接所述输出端子，漏极连接电平信号的输入端。 本专利技术实施例提供的一种栅极驱动装置，该阵列基板栅极驱动装置包括级联的上述的移位寄存器。 通过该栅极驱动装置中的移位寄存器采用输入四个时钟信号的方式，从而实现了该栅极驱动装置中的时钟信号的占空比为百分之二十五，因此减缓了该栅极驱动装置中薄膜晶体管的阈值电压的漂移，由于该移位寄存器减少了薄膜晶体管的数量，简化了电路结构，从而实现了小尺寸的平板显示器的窄边框的要求。 较佳地，除第一级移位寄存器的输入模块连接启动信号端以外，每一奇数级移位寄存器的输入模块与上一奇数级移位寄存器的输出模块相连，每一奇数级移位寄存器的输出模块与上一奇数级移位寄存器的复位模块相连、并与下一奇数级移位寄存器的输入模块相连； 除第二级移位寄存器的输入模块连接启动信号端以外，每一偶数级移位寄存器的输入模块与上一偶数级移位寄存器的输出模块相连，每一偶数级移位寄存器的输出模块分别与上一偶数级移位寄存器的复位模块相连、并与下一偶数级移位寄存器的输入模块相连。 【附图说明】 图1为现有的GOA技术最基本单兀移本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，所述移位寄存器包括：输入模块、输出模块、复位模块、上拉模块、第一下拉模块和第二下拉模块；其中，所述输入模块，响应于输入信号，用于将输入信号电压提供给上拉节点，其中，所述上拉节点为所述输入模块的输出节点；所述输出模块，用于存储输入信号电压和响应于所述上拉节点的电压信号，将第一时钟信号电压提供给输出端子；所述复位模块，响应于复位信号，用于将电平信号电压提供给所述上拉节点；所述上拉模块，响应于第四时钟信号，用于将第四时钟信号电压提供给下拉节点，其中，所述下拉节点为所述上拉模块的输出节点；所述第一下拉模块，响应于输入信号、所述上拉节点的电压信号和第二时钟信号，用于将电平信号电压提供给所述下拉节点；所述第二下拉模块，响应于所述下拉节点的电压信号，用于将电平信号电压提供给所述上拉节点，响应于所述下拉节点的电压信号和第三时钟信号，将电平信号电压提供给所述输出端子。

【技术特征摘要】
1.一种移位寄存器，其特征在于，所述移位寄存器包括:输入模块、输出模块、复位模块、上拉模块、第一下拉模块和第二下拉模块；其中， 所述输入模块，响应于输入信号，用于将输入信号电压提供给上拉节点，其中，所述上拉节点为所述输入模块的输出节点； 所述输出模块，用于存储输入信号电压和响应于所述上拉节点的电压信号，将第一时钟信号电压提供给输出端子； 所述复位模块，响应于复位信号，用于将电平信号电压提供给所述上拉节点； 所述上拉模块，响应于第四时钟信号，用于将第四时钟信号电压提供给下拉节点，其中，所述下拉节点为所述上拉模块的输出节点； 所述第一下拉模块，响应于输入信号、所述上拉节点的电压信号和第二时钟信号，用于将电平信号电压提供给所述下拉节点； 所述第二下拉模块，响应于所述下拉节点的电压信号，用于将电平信号电压提供给所述上拉节点，响应于所述下拉节点的电压信号和第三时钟信号，将电平信号电压提供给所述输出端子。2.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块包括: 第一薄膜晶体管，其栅极和源极连接所述输入模块的输入端，漏极连接所述输入模块的输出节点。3.根据权利要求1所述的移位寄存器，其特征在于，所述输出模块包括: 第二薄膜晶体管，其栅极连接所述上拉节点，源极连接第一时钟信号的输入端，漏极连接所述输出端子； 电容，连接于所述上拉节点和所述输出端子之间。4.根据权利要求1所述的移位寄存器，其特征在于，所述复位模块包括: 第三薄膜晶体管，其栅极连接复位模块输入端，源极连接所述上拉节点，漏极连接电平信号的输入端。5.根据权利要求1所述的移位寄存器，其特征在于，所述上拉模块包括: 第...

【专利技术属性】
技术研发人员：谷晓芳，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34