【技术实现步骤摘要】
—种等面积大功率裸芯片的叠层装配结构
本技术属于电子装配领域,特别涉及一种等面积大功率裸芯片的叠层装配结构。
技术介绍
随着便携式电子系统复杂性的增加,对VLSI集成电路用的轻型及小型封装工艺技术提出了越来越高的要求,同样,许多航空和军事应用也正在朝该方向发展,为满足这些要求,在x、Y平面内的二维封装基础上,将裸芯片沿Z轴叠层在一起,这样,在小型化方面就取得了极大的改进。 当前实现芯片叠层的方式大致有如下几种,如叠带IC间的外围互连、焊接边缘导带、立方体表面上的薄膜导带、折叠式柔性电路以及丝焊叠层芯片。上述前四种结构由于需要借助专用设备、操作复杂等原因使其在实际应用中存在灵活性差、适用范围有限等问题,丝焊叠层芯片结构是目前应用比较普遍的结构,即母芯片充当子芯片的基板,芯片焊盘与电路基板通过引线键合方式互连。该结构的常见特点是:a)母芯片面积大于子芯片,子芯片可以直接胶接在母芯片的无焊盘区域;b)芯片焊盘交错排布,如芯片为长方体,下层芯片焊盘分布在两长边边缘,上层芯片焊盘分布在两短边边缘,上下两层芯片垂直交叉叠层,该种芯片通常需要定制;c)直接使用绝缘胶实现上下两层芯片的结构互连,适用于对散热要求不高的芯片。而当需要对面积相等、散热要求高的裸芯片进行叠层装配时,上述结构的局限性便凸显出来。
技术实现思路
鉴于传统叠层装配结构的局限性, 申请人:经过研究改进,提供一种适用范围广、易于实现的等面积大功率裸芯片的叠层装配结构。 本技术的技术方案如下: 一种等面积大功率裸芯片的叠层装配结构,包括电路基板、底层芯片、垫片和上层芯片;底层 ...
【技术保护点】
一种等面积大功率裸芯片的叠层装配结构,其特征在于:包括电路基板(1)、底层芯片(3)、垫片(5)和上层芯片(7);底层芯片(3)的背面通过导电胶(2)与电路基板(1)胶接,上层芯片(7)的背面通过焊料(6)与垫片(5)焊接,垫片(5)的另一面通过绝缘胶(4)与底层芯片(3)的正面胶接,底层芯片(3)的焊盘与电路基板(1)的焊盘、上层芯片(7)的焊盘与电路基板(1)的焊盘之间分别连接有键合金丝(8)。
【技术特征摘要】
1.一种等面积大功率裸芯片的叠层装配结构,其特征在于:包括电路基板(I)、底层芯片(3)、垫片(5)和上层芯片(7);底层芯片(3)的背面通过导电胶(2)与电路基板⑴胶接,上层芯片(7)的背面通过焊料(6)与垫片(5)焊接,垫片(5)的另一面通过绝缘胶(4)与底层芯片(3)的正面胶接,底层芯片(3)的焊盘与电路基板(I)的焊盘、上层芯片(7)的焊盘与电路...
【专利技术属性】
技术研发人员:刘均东,
申请(专利权)人:无锡华测电子系统有限公司,
类型:新型
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。