一种数字输出缓冲器及其控制方法技术

本发明专利技术公开了一种数字输出缓冲器及其控制方法。该数字输出缓冲器包括时序产生器、积分器、残余电流探测器、储能器、电感L、负载电容CL、第一开关管SW1、第二开关管SW2和第三开关管SW3，储能器、电感L、负载电容CL、第一开关管SW1、第二开关管SW2和第三开关管SW3组成了数字输出缓冲器的主电路，积分器和残余电流探测器组成了数字输出缓冲器的负反馈电路。本发明专利技术能够有效降低了数字输出缓冲器的功耗。

【技术实现步骤摘要】
一种数字输出缓冲器及其控制方法
本专利技术涉及输出缓冲器
，尤其涉及一种数字输出缓冲器及其控制方法。
技术介绍
随着数字信号频率的上升，数字输出缓冲器对数据进行输出缓冲时需要消耗大量功率。因此，有必要设计一种降低功耗的数字输出缓冲器。中国专利公开号CN103269217，公开日2013年8月28日，专利技术的名称为输出缓冲器，该申请案公开了一种输出缓冲器，它包括第一与第二晶体管及自偏压电路，第一晶体管具有控制电极、耦接输出端的输入电极及输出电极，第二晶体管具有控制电极、耦接第一晶体管的输出电极的输入电极及耦接参考电压的输出电极，自偏压电路耦接输出端及第一晶体管的控制电极。其不足之处是，该输出缓冲器的功耗较大。
技术实现思路
本专利技术的目的是克服现有数字输出缓冲器功耗较大的技术问题，提供了一种能够降低功耗的数字输出缓冲器及其控制方法。为了解决上述问题，本专利技术采用以下技术方案予以实现：本专利技术的一种数字输出缓冲器，包括时序产生器、积分器、残余电流探测器、储能器、电感L、负载电容CL、第一开关管SW1、第二开关管SW2和第三开关管SW3，所述储能器一端接地，所述储能器另一端与第三开关管SW3的第一导通端电连接，所述第三开关管SW3的第二导通端与电感L一端电连接，所述电感L另一端与负载电容CL的上极板、第一开关管SW1的第一导通端和第二开关管SW2的第一导通端电连接，所述电容CL的下极板和第二开关管SW2的第二导通端都接地，所述第一开关管SW1的第二导通端与电源VDD电连接，所述第一开关管SW1的控制端、第二开关管SW2的控制端和第三开关管SW3的控制端分别与时序产生器电连接，所述残余电流探测器的两个检测端分别与第三开关管SW3的第一导通端和第二导通端电连接，所述残余电流探测器的输出端与积分器的输入端电连接，所述积分器的输出端与时序产生器的第二输入端电连接，所述时序产生器的第一输入端为数字输出缓冲器的信号输入端。在本技术方案中，储能器、电感L、负载电容CL、第一开关管SW1、第二开关管SW2和第三开关管SW3组成了数字输出缓冲器的主电路，其功能是通过控制第一开关管SW1、第二开关管SW2、第三开关管SW3来控制LC振荡把储能器上的电荷按照输入信号Din无损地搬到负载电容CL上，或者是把CL上的电荷按照输入信号Din无损地搬到储能器上，这样在输出口Dout可以实现从低电平到高电平的转换及从高电平到低电平的转换。储能器可以用电容或者电压源实现。第一开关管SW1及第二开关管SW2实现对数字输出口Dout的电平的加强，把Dout维持在低阻的高电平及低阻的低电平上。在输入信号Din从低电平跳变到高电平，再由高电平跳变到低电平的过程中，数字输出缓冲器工作分为T1、T2、T3和T4四个阶段，时序产生器控制第一开关管SW1、第二开关管SW2和第三开关管SW3工作。当输入信号Din从低电平跳变到高电平时，进入T1区间，第三开关管SW3导通，第一开关管SW1和第二开关管SW2断开，储能器中储存的电荷经由第三开关管SW3提供给电感L，由于电感L与负载电容CL组成串联共振电路，负载电容CL由于共振而充入电压，其上极板的电压可以自由振荡到VDD。在T1区间，电感L中的电流从0开始往正向增大，到达峰值后，在负载电容CL上极板的电压振荡到最高点，电感L中电流又回到0。接着进入T2区间，电感L中的电流回到0点，是T1区间的结束点，同时是T2区间的开始点。第一开关管SW1导通，第二开关管SW2和第三开关管SW3断开，电源VDD通过第一开关管SW1加强到负载电容CL的上极板，负载电容CL的上极板的电压达到VDD，输出口Dout输出高电平。当输入信号Din从高电平跳变到低电平时，进入T3区间，第三开关管SW3导通，第一开关管SW1和第二开关管SW2断开。负载电容CL上的电荷经由电感L，第三开关管SW3被储能器回收。这一过程，负载电容CL上的电压从VDD自由振荡到0，电感L中的电流从0开始反向增大到最大点，然后又回到0。接着进入T4区间，电感L中的电流回到0点，是T3区间的结束点，同时是T4区间的开始点。第二开关管SW2导通，第一开关管SW1和第三开关管SW3断开。负载电容CL上极板经由第二开关管SW2加强到GND，输出口Dout输出低电平。积分器和残余电流探测器组成了数字输出缓冲器的负反馈电路。由于T1阶段和T3阶段需要在电感L中的电流恰好在0点时结束，从而降低功耗，避免电感L中残余电流高频振荡产生电路噪声。因此时序产生器控制T1阶段和T3阶段的持续时间很重要。T1阶段和T3阶段的持续时间相同，都为时间T。时序产生器将最新接收到的积分器输出的Dsgm值对应的时间值作为时间T的数值。积分器输出Dsgm值包括以下步骤：积分器预先给Dsgm设置一个初始值，该初始值对应一个T时间值，当时序产生器控制第三开关管SW3导通T时间结束时，残余电流探测器探测到电感L中的残余电流，输出Dcmp值到积分器，Dcmp值反应残余电流的方向，或者Dcmp值反应残余电流的方向及大小，积分器对Dsgm初始值和接收到的Dcmp值进行积分，得到最新的Dsgm值，并将该Dsgm值输出到时序产生器。时序产生器根据接收到的该Dsgm值确定对应的时间值，并将该时间值作为时间T的值。作为优选，所述一种数字输出缓冲器还包括误差探测器、数据处理器和分频器，所述积分器的输出端还与误差探测器的输入端电连接，所述误差探测器的输出端与数据处理器的输入端电连接，所述数据处理器的输出端与分频器的第二输入端电连接，所述分频器的第一输入端与时序产生器的第一输入端电连接，所述分频器的输出端与误差探测器的时钟信号输入端、积分器的时钟信号输入端和残余电流探测器的时钟信号输入端电连接。误差探测器、数据处理器和分频器组成了数字输出缓冲器的另一个负反馈电路。误差探测器接收积分器输出的Dsgm值，并计算出接收到的Dsgm值的误差值Err，误差探测器将误差值Err输入到数据处理器，数据处理器根据误差值Err计算出分频器的分频倍数Fsel，并将分频倍数Fsel发送到分频器，分频器根据分频倍数Fsel对输入信号Din进行分频，输出对应频率的时钟信号CLK到误差探测器、积分器和残余电流探测器。残余电流探测器和积分器都是时钟信号CLK触发的。如果时钟信号CLK一直最高频率工作，那么整个电路功耗较大，如果时钟信号CLK一直最低频率工作，那么整个电路抗干扰能力弱，相应速度慢。误差探测器、数据处理器和分频器组成的负反馈电路使数字输出缓冲器即节省了功耗又有较强的抗干扰能力。作为优选，所述储能器为电容或电压源。本专利技术的一种数字输出缓冲器控制方法，包括以下步骤：S1：时序产生器读取输入信号Din，当输入信号Din由低电平跳变至高电平时，则执行步骤S2，当输入信号Din由高电平跳变至低电平时，则执行步骤S4；S2：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1和第二开关管SW2断开T时间；S3：T时间结束时，时序产生器控制第一开关管SW1导通，控制第二开关管SW2和第三开关管SW3断开；S4：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1和第二开关管SW2断开T时间；S5：T时间结束时，时序控制器控制第二开关管本文档来自技高网...

【技术保护点】
一种数字输出缓冲器，其特征在于：包括时序产生器(1)、积分器(2)、残余电流探测器(3)、储能器(4)、电感L、负载电容CL、第一开关管SW1、第二开关管SW2和第三开关管SW3，所述储能器(4)一端接地，所述储能器(4)另一端与第三开关管SW3的第一导通端电连接，所述第三开关管SW3的第二导通端与电感L一端电连接，所述电感L另一端与负载电容CL的上极板、第一开关管SW1的第一导通端和第二开关管SW2的第一导通端电连接，所述电容CL的下极板和第二开关管SW2的第二导通端都接地，所述第一开关管SW1的第二导通端与电源VDD电连接，所述第一开关管SW1的控制端、第二开关管SW2的控制端和第三开关管SW3的控制端分别与时序产生器(1)电连接，所述残余电流探测器(3)的两个检测端分别与第三开关管SW3的第一导通端和第二导通端电连接，所述残余电流探测器(3)的输出端与积分器(2)的输入端电连接，所述积分器(2)的输出端与时序产生器(1)的第二输入端电连接，所述时序产生器(1)的第一输入端为数字输出缓冲器的信号输入端。

【技术特征摘要】
1.一种数字输出缓冲器，其特征在于：包括时序产生器(1)、积分器(2)、残余电流探测器(3)、储能器(4)、电感L、负载电容CL、第一开关管SW1、第二开关管SW2和第三开关管SW3，所述储能器(4)一端接地，所述储能器(4)另一端与第三开关管SW3的第一导通端电连接，所述第三开关管SW3的第二导通端与电感L一端电连接，所述电感L另一端与负载电容CL的上极板、第一开关管SW1的第一导通端和第二开关管SW2的第一导通端电连接，所述电容CL的下极板和第二开关管SW2的第二导通端都接地，所述第一开关管SW1的第二导通端与电源VDD电连接，所述第一开关管SW1的控制端、第二开关管SW2的控制端和第三开关管SW3的控制端分别与时序产生器(1)电连接，所述残余电流探测器(3)的两个检测端分别与第三开关管SW3的第一导通端和第二导通端电连接，所述残余电流探测器(3)的输出端与积分器(2)的输入端电连接，所述积分器(2)的输出端与时序产生器(1)的第二输入端电连接，所述时序产生器(1)的第一输入端为数字输出缓冲器的信号输入端。2.根据权利要求1所述的一种数字输出缓冲器，其特征在于：还包括误差探测器(5)、数据处理器(6)和分频器(7)，所述积分器(2)的输出端还与误差探测器(5)的输入端电连接，所述误差探测器(5)的输出端与数据处理器(6)的输入端电连接，所述数据处理器(6)的输出端与分频器(7)的第二输入端电连接，所述分频器(7)的第一输入端与时序产生器(1)的第一输入端电连接，所述分频器(7)的输出端与误差探测器(5)的时钟信号输入端、积分器(2)的时钟信号输入端和残余电流探测器(3)的时钟信号输入端电连接。3.根据权利要求1或2所述的一种数字输出缓冲器，其特征在于：所述储能器(4)为电容或电压源。4.一种数字输出缓冲器控制方法，其特征在于，包括以下步骤：S1：时序产生器读取输入信号Din，当输入信号Din由低电平跳变至高电平时，则执行步骤S2，当输入信号Din由高电平跳变至低电平时，则执行步骤S4；S2：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1和第二开关管SW2断开T时间；S3：T时间结束时，时序产生器控制第一开关管SW1导通，控制第二开关管SW2和第三开关管SW3断开；S4：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1和第二开关管SW2断开T时间；S5：T时间结束时，时序控制器控制第二开关管S...

【专利技术属性】
技术研发人员：陈锋，
申请(专利权)人：杭州硅星科技有限公司，
类型：发明
国别省市：浙江;33