一种可自主堆叠连接的存储介质结构制造技术

本发明专利技术涉及信息存储介质，具体是一种可自主堆叠连接的存储介质结构。本发明专利技术解决了现有自主存储介质无法在堆叠连接方式下扩大存储容量的问题。一种可自主堆叠连接的存储介质结构，包括1个存储介质、1个访问控制器、1个存储介质控制接口、1个带有目的地址字段的访问消息帧；存储介质与访问控制器连接；访问控制器与存储介质控制接口连接；访问控制器内设有1个可预设和修改的寄存器；寄存器的存储内容为：存储介质的地址；目的地址字段的存储内容为：访问消息帧企图访问的存储介质的地址。本发明专利技术适用于服务器内存、固态存储阵列、硬盘阵列等。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及信息存储介质，具体是一种可自主堆叠连接的存储介质结构。本专利技术解决了现有自主存储介质无法在堆叠连接方式下扩大存储容量的问题。一种可自主堆叠连接的存储介质结构，包括1个存储介质、1个访问控制器、1个存储介质控制接口、1个带有目的地址字段的访问消息帧；存储介质与访问控制器连接；访问控制器与存储介质控制接口连接；访问控制器内设有1个可预设和修改的寄存器；寄存器的存储内容为：存储介质的地址；目的地址字段的存储内容为：访问消息帧企图访问的存储介质的地址。本专利技术适用于服务器内存、固态存储阵列、硬盘阵列等。【专利说明】一种可自主堆叠连接的存储介质结构
本专利技术涉及信息存储介质，具体是一种可自主堆叠连接的存储介质结构。
技术介绍
利用地址线寻址的信息存储介质(如硬盘、FLASH、DDR、SRAM等)一般通过增加地址线数目来扩大存储容量，同时需通过降低时钟频率来消除地址线间的信号干扰。然而由于降低时钟频率会影响访问速度，使得提高访问速度和扩大存储容量成为相互冲突的目标。为了解决这一冲突，目前普遍采用如下方法:将I个存储介质通过I个访问控制器与I个存储介质控制接口连接，并将存储介质、访问控制器、存储介质控制接口封装在一起，由此形成I个自主存储介质，如图1所示。一种称为堆叠连接的方法如图2所示，将多个自主存储介质通过BoW (Bus only Write,只写总线)连接到主机接口，可以使得只写总线BoW上每个自主存储介质都独占总线带宽，由此减少总线数目，从而提高总线时钟频率,进而提高访问速度。然而，这样的堆叠连接虽然可以提高访问速度，却无法扩大存储容量，具体原因如下:虽然自主存储介质是以消息帧的方式访问的，但是由于访问消息帧不支持对自主存储介质寻址，使得访问消息帧无法对只写总线BoW上的各个存储介质进行区分辨别，由此使得多个自主存储介质仅仅可以起到多个信息备份的作用，而根本无法起到扩大存储容量的作用。基于此，有必要专利技术一种全新的存储介质结构，以解决现有自主存储介质无法在堆叠连接方式下扩大存储容量的问题。
技术实现思路
本专利技术为了解决现有自主存储介质无法在堆叠连接方式下扩大存储容量的问题，提供了一种可自主堆叠连接的存储介质结构。 本专利技术是采用如下技术方案实现的:一种可自主堆叠连接的存储介质结构，包括I个存储介质、I个访问控制器、I个存储介质控制接口、I个带有目的地址字段的访问消息中贞；存储介质与访问控制器连接；访问控制器与存储介质控制接口连接；访问控制器内设有I个可预设和修改的寄存器；寄存器的存储内容为:存储介质的地址；目的地址字段的存储内容为:访问消息帧企图访问的存储介质的地址；访问控制器内设有I段语义流程；该语义流程的内容为:仅当目的地址字段的存储内容与寄存器的存储内容相同时，才允许访问消息帧访问存储介质。 工作时，将多个本专利技术所述的一种可自主堆叠连接的存储介质结构通过BoW (Busonly Write，只写总线)与主机接口进行堆叠连接，如图4所示。具体工作过程如下:主机接口以广播的方式发送访问消息帧给BoW，访问消息帧通过各个存储介质控制接口到达各个访问控制器，各个访问控制器根据语义流程确定是否允许访问消息帧访问存储介质，由此使得访问消息帧实现了对各个存储介质进行区分辨别，从而实现了存储容量的扩大。基于上述过程，与现有自主存储介质相比，本专利技术所述的一种可自主堆叠连接的存储介质结构通过采用全新结构，实现了支持访问消息帧寻址，由此使得访问消息帧实现了对各个存储介质进行区分辨别，从而实现了在堆叠连接方式下扩大存储容量。 本专利技术结构合理、设计简单巧妙，有效解决了现有自主存储介质无法在堆叠连接方式下扩大存储容量的问题，适用于服务器内存、固态存储阵列、硬盘阵列等。 【专利附图】【附图说明】 图1是现有自主存储介质的结构示意图。 图2是现有自主存储介质的工作状态参考图。 图3是本专利技术的结构示意图。 图4是本专利技术的工作状态参考图。 【具体实施方式】 一种可自主堆叠连接的存储介质结构，包括I个存储介质、I个访问控制器、I个存储介质控制接口、I个带有目的地址字段的访问消息帧；存储介质与访问控制器连接；访问控制器与存储介质控制接口连接；访问控制器内设有I个可预设和修改的寄存器；寄存器的存储内容为:存储介质的地址；目的地址字段的存储内容为:访问消息帧企图访问的存储介质的地址；访问控制器内设有I段语义流程；该语义流程的内容为:仅当目的地址字段的存储内容与寄存器的存储内容相同时，才允许访问消息帧访问存储介质。 具体实施时，所述存储介质为DDR存储器；所述访问控制器为DDR访问控制器；所述存储介质控制接口为SDDR控制接口。 所述DDR存储器为DDR存储器或DDR2存储器或DDR3存储器或DDR4存储器；所述DDR访问控制器为DDR访问控制器或DDR2访问控制器或DDR3访问控制器或DDR4访问控制器。【权利要求】1.一种可自主堆叠连接的存储介质结构，其特征在于:包括I个存储介质、I个访问控制器、I个存储介质控制接口、I个带有目的地址字段的访问消息帧； 存储介质与访问控制器连接； 访问控制器与存储介质控制接口连接； 访问控制器内设有I个可预设和修改的寄存器；寄存器的存储内容为:存储介质的地址； 目的地址字段的存储内容为:访问消息帧企图访问的存储介质的地址； 访问控制器内设有I段语义流程；该语义流程的内容为:仅当目的地址字段的存储内容与寄存器的存储内容相同时，才允许访问消息帧访问存储介质。2.根据权利要求1所述的一种可自主堆叠连接的存储介质结构，其特征在于:所述存储介质为DDR存储器；所述访问控制器为DDR访问控制器；所述存储介质控制接口为SDDR控制接口。3.根据权利要求2所述的一种可自主堆叠连接的存储介质结构，其特征在于:所述DDR存储器为DDR存储器或DDR2存储器或DDR3存储器或DDR4存储器；所述DDR访问控制器为DDR访问控制器或DDR2访问控制器或DDR3访问控制器或DDR4访问控制器。【文档编号】G06F13/16GK104317750SQ201410569017【公开日】2015年1月28日 申请日期:2014年10月23日 优先权日:2014年10月23日 【专利技术者】张云舟, 张陌, 张刚, 张胜, 常青, 张博 申请人:山西达鑫核科技有限公司本文档来自技高网...

【技术保护点】
一种可自主堆叠连接的存储介质结构，其特征在于：包括1个存储介质、1个访问控制器、1个存储介质控制接口、1个带有目的地址字段的访问消息帧；存储介质与访问控制器连接；访问控制器与存储介质控制接口连接；访问控制器内设有1个可预设和修改的寄存器；寄存器的存储内容为：存储介质的地址；目的地址字段的存储内容为：访问消息帧企图访问的存储介质的地址；访问控制器内设有1段语义流程；该语义流程的内容为：仅当目的地址字段的存储内容与寄存器的存储内容相同时，才允许访问消息帧访问存储介质。

【技术特征摘要】

【专利技术属性】
技术研发人员：张云舟，张陌，张刚，张胜，常青，张博，
申请(专利权)人：山西达鑫核科技有限公司，
类型：发明
国别省市：山西;14