一种下行数据的发送方法和设备技术

本发明专利技术公开了一种下行数据的发送方法和设备，内容包括：确定逻辑小区内扇区与基站控制器BSC之间的链路时延值，以及所述逻辑小区与所述BSC之间的最大链路时延值；根据所述链路时延值和所述最大链路时延值，调整所述扇区的下行数据的发送时间；根据调整后的所述发送时间，发送所述扇区的下行数据，这样通过对扇区与BSC之间通信链路的时延进行检测，依据检测结果调整各个扇区下行数据的发送时间，使得通过各个扇区空口发送的下行数据的时间同步，有效防止了逻辑小区内各个扇区之间发送下行数据不同步导致的同频干扰问题，提高了逻辑小区内不同扇区之间发送下行数据的同步效率。

【技术实现步骤摘要】
【国外来华专利技术】一种下行数据的发送方法和设备
本专利技术涉及无线通信
，尤其涉及一种下行数据的发送方法和设备。
技术介绍
全球移动通信系统(GlobalSystem for Mobile Communicat1n,GSM)中，小区合并是指将多个服务小区(通常是相邻的服务小区)进行频点合并，合并之后成为一个逻辑小区。该逻辑小区使用一个频点，这样使得GSM使用的频点数量大大减小，而且保证信号覆盖范围保持不变，有效地提高了频谱资源的利用率。此外，通过小区合并的方式组网，有效减小了终端设备在各个服务小区之间的执行小区重选操作和小区切换操作的次数。 在小区合并之后，一个逻辑小区内包含了多个服务小区，每一个服务小区成为该逻辑小区的一个扇区，一个逻辑小区内的各个扇区下行数据发送需要满足发送频点相同以及发送数据内容的时间相同的要求，一旦出现各个扇区下行数据发送不满足发送频点相同以及发送数据内容的时间相同的要求，将会在该逻辑小区内发生严重的同频干扰。 具体地，由于一个逻辑小区内的各个扇区之间满足同步要求，但是各个扇区与BSC(Base Stat1n Controller,基站控制器)之间的链路时延不同,这样使得由BSC或者BTS发送各个扇区的下行数据的时间不一致，增加了各个扇区之间的同频干扰。 由此可见，亟需一种下行数据的发送方法，用于解决目前存在的BSC或者BTS发送各个扇区的下行数据的时间不一致引发的各个扇区之间的同频干扰比较大的问题。
技术实现思路
有鉴于此，本专利技术实施例提供了一种下行数据的发送方法和设备，用于解决目前存在的BSC或者BTS发送各个扇区的下行数据的时间不一致引发的各个扇区之间的同频干扰比较大的问题。 根据本专利技术的第一方面，提供了一种下行数据的发送设备，包括: 处理器，用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值，以及所述逻辑小区与所述BSC之间的最大链路时延值；并根据所述链路时延值和所述最大链路时延值，调整所述扇区的下行数据的发送时间； 信号发射器，用于根据调整后的所述发送时间，发送所述扇区的下行数据。 在本专利技术第一方面可能的实施方式中，第一种可能的实施方式中，所述处理器，具体用于确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长，其中，所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧； 计算确定的所述实际时长与设定的理论时长之间的差值，并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值； 其中，所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。 在本专利技术第一方面可能的实施方式中，或者在本专利技术第一方面的第一种可能的实施方式中，第二种可能的实施方式中，所述处理器，具体用于在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时，依次比较任意两个扇区对应的链路时延值的大小； 将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。 在本专利技术第一方面可能的实施方式中，或者在本专利技术第一方面的第一种可能的实施方式中，或者在本专利技术第一方面的第二种可能的实施方式中，第三种可能的实施方式中，所述下行数据的发送时间包含BSC发送下行数据的时间； 所述处理器，具体用于计算所述最大链路时延值和所述链路时延值之间差值；并将预设的BSC发送下行数据的时间延迟所述差值，作为所述BSC向所述扇区发送下行数据的发送时间； 所述信号发射器，具体用于按照得到的所述BSC向所述扇区发送下行数据的发送时间，通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。 在本专利技术第一方面可能的实施方式中，或者在本专利技术第一方面的第一种可能的实施方式中，或者在本专利技术第一方面的第二种可能的实施方式中，第四种可能的实施方式中，所述下行数据的发送时间包含扇区空口发送下行数据的时间； 所述处理器，具体用于计算所述最大链路时延值和所述链路时延值之间差值；并将预设的扇区空口发送下行数据的时间增加所述差值，作为所述扇区空口发送下行数据的发送时间； 所述信号发射器，具体用于按照得到的所述扇区空口发送下行数据的发送时间，通过所述扇区空口发送所述扇区的下行数据。 根据本专利技术的第二方面，提供了一种下行数据的发送设备，包括: 确定模块，用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值，以及所述逻辑小区与所述BSC之间的最大链路时延值； 调整模块，用于根据所述确定模块确定的所述链路时延值和所述最大链路时延值，调整所述扇区的下行数据的发送时间； 发送模块，用于根据所述调整模块调整后的所述发送时间，发送所述扇区的下行数据。 在本专利技术第二方面可能的实施方式中，第一种可能的实施方式中，所述确定模块，具体用于确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长，其中，所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧； 计算确定的所述实际时长与设定的理论时长之间的差值，并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值； 其中，所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。 在本专利技术第二方面可能的实施方式中，或者在本专利技术第二方面的第一种可能的实施方式中，第二种可能的实施方式中，所述确定模块，具体用于在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时，依次比较任意两个扇区对应的链路时延值的大小; 将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。 在本专利技术第二方面可能的实施方式中，或者在本专利技术第二方面的第一种可能的实施方式中，或者在本专利技术第二方面的第二种可能的实施方式中，第三种可能的实施方式中，所述下行数据的发送时间包含BSC发送下行数据的时间； 所述调整模块，具体用于计算所述确定模块确定的所述最大链路时延值和所述链路时延值之间差值；并将预设的BSC发送下行数据的时间延迟所述差值，作为所述BSC向所述扇区发送下行数据的发送时间； 所述发送模块，具体用于按照所述调整模块得到的所述BSC向所述扇区发送下行数据的发送时间，通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。 在本专利技术第二方面可能的实施方式中，或者在本专利技术第二方面的第一种可能的实施方式中，或者在本专利技术第二方面的第二种可能的实施方式中，第四种可能的实施方式中，所述下行数据的发送时间包含扇区空口发送下行数据的时间； 所述调整模块，具体用于计算所述确定模块确定的所述最大链路时延值和所述链路时延值之间差值；并将预设的扇区空口发送下行数据的时间增加所述差值，作为所述扇区空口发送下行数据的发送时间； 所述发送模块，具体用于按照所述调整模块得到的所述扇区空口发送下行数据的发送时间，通过所述扇区空口发送所述扇区的下行数据。 根据本专利技术的第三方面，提供了一种下行数据的发送方法，包括本文档来自技高网...

【技术保护点】
一种下行数据的发送设备，其特征在于，包括：处理器，用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值，以及所述逻辑小区与所述BSC之间的最大链路时延值；并根据所述链路时延值和所述最大链路时延值，调整所述扇区的下行数据的发送时间；信号发射器，用于根据调整后的所述发送时间，发送所述扇区的下行数据。

【技术特征摘要】
【国外来华专利技术】1.一种下行数据的发送设备，其特征在于，包括: 处理器，用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值，以及所述逻辑小区与所述BSC之间的最大链路时延值；并根据所述链路时延值和所述最大链路时延值，调整所述扇区的下行数据的发送时间； 信号发射器，用于根据调整后的所述发送时间，发送所述扇区的下行数据。2.如权利要求1所述的发送设备，其特征在于， 所述处理器，具体用于确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长，其中，所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧； 计算确定的所述实际时长与设定的理论时长之间的差值，并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值； 其中，所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。3.如权利要求1或2所述的发送设备，其特征在于， 所述处理器，具体用于在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时，依次比较任意两个扇区对应的链路时延值的大小； 将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。4.如权利要求1至3任一所述的发送设备，其特征在于，所述下行数据的发送时间包含BSC发送下行数据的时间； 所述处理器，具体用于计算所述最大链路时延值和所述链路时延值之间差值；并将预设的BSC发送下行数据的时间延迟所述差值，作为所述BSC向所述扇区发送下行数据的发送时间； 所述信号发射器，具体用于按照得到的所述BSC向所述扇区发送下行数据的发送时间，通过所述BSC与所述扇区之间的通信链路向所述扇区空口发送所述扇区的下行数据。5.如权利要求1至3任一所述的发送设备，其特征在于，所述下行数据的发送时间包含扇区空口发送下行数据的时间； 所述处理器，具体用于计算所述最大链路时延值和所述链路时延值之间差值；并将预设的扇区空口发送下行数据的时间增加所述差值，作为所述扇区空口发送下行数据的发送时间； 所述信号发射器，具体用于按照得到的所述扇区空口发送下行数据的发送时间，通过所述扇区空口发送所述扇区的下行数据。6.一种下行数据的发送设备，其特征在于，包括: 确定模块，用于确定逻辑小区内扇区与基站控制器BSC之间的链路时延值，以及所述逻辑小区与所述BSC之间的最大链路时延值； 调整模块，用于根据所述确定模块确定的所述链路时延值和所述最大链路时延值，调整所述扇区的下行数据的发送时间； 发送模块，用于根据所述调整模块调整后的所述发送时间，发送所述扇区的下行数据。7.如权利要求6所述的发送设备，其特征在于， 所述确定模块，具体用于确定通过逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧所使用的实际时长，其中，所述逻辑小区内扇区与基站控制器BSC之间的通信链路传输测试帧包含由所述BSC向所述逻辑小区内扇区发送测试帧； 计算确定的所述实际时长与设定的理论时长之间的差值，并将所述差值作为确定的逻辑小区内扇区与基站控制器BSC之间的链路时延值； 其中，所述设定的理论时长用于表征逻辑小区的各个扇区与基站控制器BSC之间的每一条通信链路传输测试帧所使用的理论时长。8.如权利要求6或7所述的发送设备，其特征在于， 所述确定模块，具体用于在得到所述逻辑小区内每一个扇区与所述BSC之间的链路时延值时，依次比较任意两个扇区对应的链路时延值的大小； 将比较结果中数值最大的链路时延值作为所述逻辑小区与所述BSC之间的最大链路时延值。9.如权利要求...

【专利技术属性】
技术研发人员：蔡昌听，叶斌，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44