包含纳米-轨道电极的非易失性存储单元制造技术

技术编号:10949842 阅读:156 留言:0更新日期:2015-01-23 11:21
一种非易失性存储装置包括多个非易失性存储单元(1)。每一个非易失性存储单元包括第一电极(101)、二极管控制元件(110)、设置为与二极管控制元件串联的存储元件(118)、第二电极(100)和位于二极管(110)和存储元件(118)之间的宽度为15nm或更小的纳米-轨道电极(205,202)。

【技术实现步骤摘要】
【国外来华专利技术】包含纳米-轨道电极的非易失性存储单元
本专利技术涉及非易失性存储装置及其制造方法。
技术介绍
非易失性存储器阵列甚至在装置电源截止时也保持它们的数据。在一次性可编程阵列中,每个存储单元形成在初始的未编程状态,并且可转换到编程状态。该改变是永久的,并且这样的单元是不可擦除的。在其它类型的存储器中,存储单元是可擦除的,并且可重写多次。在每个单元可实现的数据状态的数量对于单元而言也是可变的。数据状态可通过变化可检测到的单元的某些特性而被存储,诸如给定的施加电压下流过单元的电流或在单元内晶体管的阈值电压。数据状态是单元的独特值,诸如数据‘0’或数据‘1’。
技术实现思路
本专利技术的一个实施例提供一种包括多个非易失性存储单元的非易失性存储装置。非易失性存储单元的每一个包括第一电极、二极管控制元件与二极管控制元件串联设置的存储元件、第二电极和宽度为15nm或更小的纳米-轨道电极。本专利技术的另一个实施例提供一种制造非易失性存储单元的方法,其包括形成第一电极、形成二极管控制元件、形成第一结构、在第一结构之上形成导电层使导电层在第一结构的侧壁上的至少一部分形成宽度为15nm或更小的纳米-轨道电极、形成存储元件、以及形成第二电极。本专利技术的另一个实施例提供一种制造半导体装置的方法,其包括提供包括多个第一轨道的第一装置层级,其中每个第一轨道包括第一导体轨道,设置在第一导体轨道之上的第一半导体轨道和宽度为15nm或更小的纳米-轨道电极,第一轨道由第一绝缘结构分隔,并且第一轨道在第一方向延伸,在第一装置层级之上形成第二导体层,图案化第二导体层、纳米-轨道电极和第一轨道中的第一半导体轨道以形成在第二方向延伸的多个第二轨道,第二方向与第一方向不同,并且在第二轨道之间形成第二绝缘结构。附图说明图1是本专利技术一个实施例的非易失性存储单元的立体图。图2A和2B是示意性地示出本专利技术一个实施例的非易失性存储单元的侧视截面图。图3是本专利技术一个实施例的纳米-轨道电极的立体图。图4A-4B、5A-5B和6A-6B是示意性地示出制造本专利技术实施例的非易失性存储单元方法的侧视截面图。图7A-7B和8A-8B是示意性地示出制造本专利技术实施例的非易失性存储单元另一个方法的侧视截面图。图9和10是示出示范性纳米-轨道电极的显微照片。图11A至11G是示出根据一个实施例具有至少两个装置层级的装置形成中各阶段的三维(“3D”)示意图。图12是示出根据替换性实施例形成的装置结构的3D示意图。图13A至13F是示出根据一个实施例的第一装置层级的形成中各阶段的侧视截面图。图14A至14B是示出根据替换性实施例的第一装置层级的形成中各阶段的侧视截面图。图15A是示出装置形成中一个阶段的侧视截面图。图15B是示出根据替换性实施例形成的装置结构的3D示意图。图16A至16C是示出根据替换性实施例的装置层级形成中各阶段的侧视截面图。图17A至17C是示出根据替换性实施例的装置层级形成中各阶段的侧视截面图。具体实施方式通常,存储单元包括存储元件和控制元件。例如,图1示出了一个实施例的存储单元1的立体图。单元1包括由导电材料形成的第一电极101和第二电极100,可独立地包括本领域中已知的任何一个或多个适合于导电的材料,诸如钨、铜、铝、钽、钛、钴、氮化钛或其合金。例如,在某些实施例中,优选钨,以允许在相对高温下进行处理。在某些其它实施例中,铜或铝为优选材料。第一电极101(例如,字线(WL))在第一方向延伸,而第二电极100(例如,位线(BL))在与第一方向不同的第二方向延伸。阻挡和粘合层,例如TiN层,可包括在第一(例如,下)电极101和/或第二(例如,上)电极100中。控制元件110可为晶体管或二极管。如果控制元件110为二极管,则存储元件可垂直和/或水平设置和/或图案化为形成具有基本上圆柱形状的柱或块。在一个实施例中,如图1所示,控制元件110是垂直设置的半导体二极管,并且具有下重掺杂p-型区域112、不是故意掺杂的选择性本征区域114和上重掺杂n-型区域116,但该二极管的方位也可被反转。这样的二极管,无论其取向如何,均称为p-i-n二极管,或简称为二极管。二极管可包括任何的单一晶体、多晶的或非晶的半导体材料,例如硅、锗、硅锗,或其它化合物半导体材料,例如III-V、II-VI族等材料。例如,可采用p-i-n多晶硅二极管110。存储元件118设置为与控制元件110串联,在控制元件110的上部区域116之上或在下部区域112之下。存储元件118可为电阻转换元件。例如,存储元件可包括金属氧化物可转换材料层,选自NiO、Nb2O5、TiO2、HfO2、Al2O3、MgOx、CrO2、VO或其组合。适合电阻转换元件118的其它材料包括但不限于相变材料(例如,硫族材料)、掺杂的多晶硅、碳材料(例如,碳纳米管、石墨烯、非晶碳、多晶碳等)、复合金属氧化物材料、导电桥元素或可转换聚合物材料。在本专利技术的一个实施例中,宽度为15nm或更小的纳米-轨道电极202设置为与上电极100和下电极101之间的金属氧化物存储元件118和控制元件110串联。优选地,纳米-轨道电极设置在存储元件118和二极管存储元件110之间的柱状存储单元1中。存储元件118可设置在单元1中电极100、101之间的二极管110之上或之下。在不受特定理论限定的情况下,据认为纳米-轨道电极202允许存储单元1的串联电阻由纳米-轨道电极202的尺度(例如,宽度和高度)调整到所希望的值。电极202还减小ReRAM单元1的接触面积(例如,存储元件118的接触面积),并且限制ReRAM单元1的电流。在不受特定理论限定的情况下,据认为至少一个导电丝(且一般为多个导电丝)在存储单元的形成程序期间通过金属氧化物存储元件或层(一个或多个)118形成,以将金属氧化物存储元件从其所形成的原始高电阻状态转换到低电阻状态。在原始形成编程步骤后,存储单元可读取和/或进一步编程。例如,复位编程电压或电流可施加到上电极100和下电极101之间的存储单元,以将金属氧化物存储元件118从低电阻状态(例如,形成后状态或“设定”状态)转换到高电阻状态(例如,“复位”状态)。据认为至少一个导电丝不再延伸通过整个金属氧化物存储元件。换言之,金属氧化物元件或层(一个或多个)118中某些丝线端部的末梢以及丝线不延伸到单元的相邻导电层或掺杂的半导体层。在另一个示例中,一套编程电压或电流施加到电极100、101之间的存储单元,以将金属氧化物存储元件从较高的“复位”电阻状态转换到“设定”电阻状态。据认为设定的编程脉冲导致导电丝线延伸通过整个金属氧化物存储元件(例如,丝生长较长以跨越整个金属氧化物元件或层118的厚度)。优选地,形成编程步骤包括施加正向偏压(例如,正电压)以使直流电流在电极100、101之间流动。优选地,设定的编程步骤包括在电极之间施加负电压(例如,反向偏压)以使交流电流流过存储单元,并且复位编程步骤包括在电极之间施加正电压(例如,正向偏压)以使交流电流流过存储单元。因此,存储单元1优选为可重写存储单元,并且设置在存储装置中,该存储装置包括存储单元的单片三维阵列。另一个存储器位置可形成在上述存储器位置之上或之下,以形成具有多于一个装置层级的单片三维存储器阵列,如下面所描本文档来自技高网...
包含纳米-轨道电极的非易失性存储单元

【技术保护点】
一种非易失性存储装置,包括多个非易失性存储单元,其中该非易失性存储单元的每一个包括:第一电极;二极管控制元件;存储元件,设置为与该二极管控制元件串联;第二电极;以及纳米‑轨道电极,宽度为15nm或更小。

【技术特征摘要】
【国外来华专利技术】2012.01.23 US 13/356,0471.一种非易失性存储装置,包括多个非易失性存储单元,其中该非易失性存储单元的每一个包括:第一电极;二极管控制元件;柱状存储元件,设置为与该二极管控制元件串联;第二电极;纳米-轨道电极,宽度为15nm或更小;以及绝缘材料,设置为邻近该纳米-轨道电极在该存储元件的下表面和该二极管的上表面之间的第一侧和第二侧;其中,该第一电极和该第二电极包括导体轨道;每个柱状存储单元具有从上面观察的矩形截面;该绝缘材料设置为邻近该存储单元的相对的第一侧和第二侧,并且在相邻的第一电极导体轨道之间延伸;并且该绝缘材料还设置为邻近该存储单元的相对的第三侧和第四侧,并且在相邻的第二电极导体轨道之间延伸。2.如权利要求1所述的装置,其中,该柱状存储单元位于衬底之上;该存储元件设置在该二极管之上或之下;以及该存储元件和该二极管设置在该第一电极和该第二电极之间。3.如权利要求2所述的装置,其中该纳米-轨道电极设置在该存储元件和该二极管之间的该柱状存储单元中。4.如权利要求3所述的装置,其中,该存储元件设置在该二极管之上;该纳米-轨道电极的底部设置为与该二极管的上表面电接触;该纳米-轨道电极的顶部设置为与该存储元件的下表面电接触;该第一电极设置为与该二极管的下表面电接触;以及该第二电极设置为与该存储元件的上表面电接触。5.如权利要求2所述的装置,其中该纳米-轨道电极设置在该第一电极或该第二电极之一和该存储元件或该二极管之一之间的该存储单元中,从而该纳米-轨道电极在该第一电极或该第二电极之一和该存储元件或该二极管之一之间提供电连接。6.如权利要求1所述的装置,其中该纳米-轨道电极的宽度为2-15nm、高度为10-100nm和长度为10-100nm,并且其中该宽度小于该长度。7.一种非易失性存储装置,包括多个非易失性存储单元,其中该非易失性存储单元的每一个包括:第一电极;二极管控制元件;存储元件,设置为与该二极管控制元件串联;第二电极;纳米-轨道电极,宽度为15nm或更小;其中,该纳米-轨道电极的宽度为2-15nm、高度为10-100nm和长度为10-100nm,并且其中该宽度小于该长度;该纳米-轨道电极包括导电材料,该导电材料选自多晶硅、金属或金属合金,作为减小存储单元中电流的串联电阻;该二极管包括p-i-n二极管;该存储元件包括可转换金属氧化物、复合金属氧化物层、碳纳米管材料、石墨烯电阻可转换材料、碳电阻可转换材料、相变材料、导电桥元件或可转换聚合物材料的至少一个;该存储单元是可重写存储单元;以及该存储装置包括该存储单元的单片三维阵列。8.一种制造非易失性存储单元的方法,包括:形成第一电极;形成二极管控制元件;形成第一结构;在该第一结构之上形成导电层,从而该导电层在该第一结构的侧壁上的一部分形成宽度为15nm或更小的纳米-轨道电极;形成存储元件;以及形成第二电极。9.如权利要求8所述的方法,还包括各向异性蚀刻该导电层以在该第一结构的该侧壁上形成侧壁间隔体,其中该纳米-轨道电极包括该侧壁间隔体。10.如权利要求8所述的方法,还包括:形成与该第一结构分隔的第二结构,从而该导电层形成在该第一结构和该第二结构的上表面之上、该第一结构和该第二结构之间、并且在该第一结构和该第二结构的侧壁上;以及平坦化该导电层,从而从该第一结构和该第二结构的该上表面去除该导电层,而该导电层保留在该第一结构和该第二结构之间、以及在该第一结构和该第二结构的侧壁上。11.如权利要求8所述的方法,其中该第一结构包括邻近该纳米-轨道电极的第一侧的第一绝缘结构。12.如权利要求11所述的方法,还包括:在该纳米-轨道电极之上以及在该第一绝缘结构之上形成绝缘填充层;以及平坦化该绝缘填充层,从而该平坦化的绝缘填充层仍邻近该纳米-轨道电极的第二侧,并且该纳米-轨道电极的上表面在该第一绝缘结构和该平坦化的绝缘填充层之间是暴露的。13.如权利要求8所述的方法,其中,该存储单元包括设置在衬底之上的柱状存储单元;该存储元件设置在该二极管之上或之下;以及该存储元件和该二极管设置在该第一电极和该第二电极之间。14.如权利要求13所述的方法,其中,形成该第一电极包括在该衬底之上形成该第一电极;形成该二极管控制元件包括在该第一电极之上形成该二极管且该二极管与该第一电极电接触;形成该第一结构包括在该二极管之上形成该第一结构;形成该导电层包括在该第一结构与该二极管电接触的该侧壁上形成该纳米-轨道电极;形成该存储元件包括在该第一结构和该纳米-轨道电极二者之上形成该存储元件且与该纳米-轨道电极电接触;以及形成该第二电极包括在该存储元件之上形成该第二电极且该第二电极与该存储元件电接触。15.如权利要求8所述的方法,其中该纳米-轨道电极设置在该第一电极或该第二电极之一和该存储元件或该二极管之一之间...

【专利技术属性】
技术研发人员:JK卡伊H奇恩G玛塔米斯VR普鲁亚思
申请(专利权)人:桑迪士克三D有限责任公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1