自适应输入输出电路及其芯片制造技术

本发明专利技术提供一种自适应输入输出电路及其芯片，其中，自适应输入输出电路包括输入输出模块、电平检测电路和可调节电源电路。输入输出模块包括电源端和第一连接端，第一连接端与一个管脚PAD相连，电源端与可调节电源电路的输出端相连；电平检测电路的输入端与管脚PAD相连，其输出端与可调节电源电路的输入端相连，电平检测电路用于检测另一芯片输出给管脚PAD上的数据信号的高电平电压，并通过其输出端输出该管脚PAD的高电平电压；可调电源电路产生与该高电平电压一致的电源电压。与现有技术相比，本发明专利技术中的自适应输入输出电路的电源电压可调整至与其相连的另一输入输出电路的电源电压一致，从而克服漏电问题，保证输入输出电路正常工作。

【技术实现步骤摘要】

本专利技术涉及电路设计领域，特别涉及一种自适应输入输出电路及其芯片。
技术介绍
在各种电路系统中，通常会存在不同芯片之间通过管脚进行通信的情况，例如，处理器(比如，各种MCU(Micro Control Unit，微控制单元)、ARM通用处理器等)需要与存储卡进行数据交换，或者处理器与传感器芯片进行数据交换。不同芯片间进行通信的常见电路为通用输入输出电路(GPIO，General Purpose Input Output)，但是，由于不同芯片采用不同工艺制造，会导致其输入输出电路的电源电压(或供电电压)不同，例如，有些芯片的输入输出电路采用3.3V电源供电，有些芯片的输入输出电路采用2.8V电源、2.5V电源或1.8V电源供电。如果将具有不同电源电压的输入输出电路连接在一起，将导致漏电流很大而无法正常工作。因此，有必要提供一种改进的技术方案来克服上述问题。
技术实现思路
本专利技术的目的在于提供一种自适应输入输出电路及其芯片，其电源电压可调整至与其相连的另一输入输出电路的电源电压一致，从而克服漏电问题，保证输入输出电路正常工作。为了解决上述问题，根据本专利技术的一个方面，本专利技术提供一种自适应输入输出电路，其包括输入输出模块、电平检测电路和可调节电源电路。所述输入输出模块包括电源端和第一连接端，所述第一连接端与一个管脚PAD相连，所述电源端与可调节电源电路的输出端相连；所述电平检测电路的输入端与所述管脚PAD相连，其输出端与所述可调节电源电路的输入端相连，所述电平检测电路用于检测另一芯片输出给所述管脚PAD上的数据信号的高电平电压，并通过其输出端输出该管脚PAD的高电平电压；所述可调电源电路基于所述电平检测电路输出的高电平电压对其输出的电源电压进行调整，以产生与该高电平电压一致的电源电压，并将该电源电压提供给所述输入输出模块的电源端。进一步的，所述输入输出模块还包括控制端、第二连接端、第三连接端、输入电路和输出电路，所述控制端与控制信号OEN相连，所述输入输出模块基于该控制信号OEN使所述输入电路工作或使所述输出电路工作；所述第一连接端作为所述输入电路的输入端或者所述输出电路的输出端；所述第二连接端作为所述输出电路的输入端，所述第三连接端作为所述输入电路的输出端。进一步的，所述自适应输入输出电路位于第一芯片中，所述管脚PAD为该第一芯片中的一个管脚，第一芯片的所述管脚PAD与第二芯片的输入输出电路的管脚相连，第一芯片中的所述输入输出模块的输入电路用于经所述管脚PAD接收所述第二芯片的输入输出电路的输出电路输出的数据信号；第一芯片中的所述输入输出模块的输出电路用于经所述管脚PAD向所述第二芯片的输入输出电路的输入电路发送数据信号。进一步的，所述输入电路包括PMOS晶体管MPB1和NMOS晶体管MNB1，PMOS晶体管MPB1的源级接所述输入输出模块的电源端，PMOS晶体管MPB1的漏极与NMOS晶体管MNB1的漏极相连，该连接节点作为所述输入电路的输出端，PMOS晶体管MPB1的栅极与NMOS晶体管MNB1的栅极相连，该连接节点作为所述输入电路的输入端，所述输出电路PMOS晶体管MPA1、MPA2，以及NMOS晶体管MNA1、MNA2，PMOS晶体管MPA1的源级接输入输出模块的电源端，漏级与PMOS晶体管MPA2的源级相连，栅极与NMOS晶体管MNA1的栅极相连作为输出电路的输入端；PMOS晶体管MPA2的漏极与NMOS晶体管MNA2的漏极相连，并作为输出电路的输出端，栅极与控制信号OEN的反相信号相连；NMOS晶体管MNA2的栅极与控制信号OEN相连，源级与NMOS晶体管MNA1的漏级相连，NMOS晶体管MNA1的源级与接地端相连。进一步的，所述电平检测电路还包括与控制信号OEN相连的使能端，当控制信号OEN为第一逻辑电平时，其使所述输入输出模块的输入电路工作且输出电路不工作，其使能所述电平检测电路工作；当控制信号OEN为第二逻辑电平时，其使所述输入输出模块的输入电路不工作且输出电路工作，其使能所述电平检测电路不工作。进一步的，所述电平检测电路包括第一开关、第二开关、电容、模数转换器、施密特触发器和上升沿脉冲产生器，其中，第一开关和电容依次串联于所述管脚PAD和地节点GND之间；第二开关的两个连接端分别与所述管脚PAD和施密特触发器的输入端相连，第二开关的控制端与控制信号OEN相连，当控制信号OEN为第一逻辑电平时，第二开关导通，当控制信号OEN为第二逻辑电平时，第二开关截止；施密特触发器的输出端与上升沿脉冲产生器的输入端相连，上升沿脉冲产生器的输出端与第一开关的控制端相连；第一开关和电容之间的连接节点与模数转换器的输入端相连，模数转换器的输出端作为该电平检测电路的输出端。进一步的，所述施密特触发器用于对其输入端接收到的信号进行整形，以输出较为理想的矩形脉冲信号Det；所述上升沿脉冲产生器基于所述施密特触发器输出的脉冲信号Det的上升沿产生并输出一个高电平持续时间固定的脉冲控制信号PS，该脉冲控制信号PS为高电平时控制第一开关导通，该脉冲控制信号PS为低电平时控制第一开关截止；所述模数转换器基于电容上的电压产生并输出对应的数字信号。进一步的，所述控制信号的第一逻辑电平为低电平，第二电平为高电平，当施密特触发器接收到的信号由低电平跳变为电平，其输出的矩形脉冲信号Det将产生上升沿；当施密特触发器接收到的信号由高电平跳变为低电平时，其输出的矩形脉冲信号Det将产生下降沿。进一步的，省略所述施密特触发器，所述上升沿脉冲产生器的输入端与所述管脚PAD相连。根据本专利技术的另一个方面，本专利技术提供一种芯片，其包括自适应输入输出电路，所述自适应输入输出电路包括输入输出模块、电平检测电路和可调节电源电路。所述输入输出模块包括电源端和第一连接端，所述第一连接端与一个管脚PAD相连，所述电源端与可调节电源电路的输出端相连；所述电平检测电路的输入端与所述管脚PAD相连，其输出端与所述可调节电源电路的输入端相连，所述电平检测电路用于检测另一芯片输出给所述管脚PAD上的数据信号的高电平电压，并通过其输出端输出该管脚PAD的高电平电压；所述可调电源电路基于所述电平检测电路输出的高电平电压对其输出的电源电压进行调整，以产生与该高电平电压一致的电源电压，并将该电源电压提供给所述输入输出模块的电源端。与现有技术相比，本专利技术中的自适应输入输出电路在接收与其相连的本文档来自技高网...

【技术保护点】
一种自适应输入输出电路，其特征在于，其包括输入输出模块、电平检测电路和可调节电源电路，所述输入输出模块包括电源端和第一连接端，所述第一连接端与一个管脚PAD相连，所述电源端与可调节电源电路的输出端相连；所述电平检测电路的输入端与所述管脚PAD相连，其输出端与所述可调节电源电路的输入端相连，所述电平检测电路用于检测另一芯片输出给所述管脚PAD上的数据信号的高电平电压，并通过其输出端输出该管脚PAD的高电平电压；所述可调电源电路基于所述电平检测电路输出的高电平电压对其输出的电源电压进行调整，以产生与该高电平电压一致的电源电压，并将该电源电压提供给所述输入输出模块的电源端。

【技术特征摘要】
1.一种自适应输入输出电路，其特征在于，其包括输入输出模块、电平检
测电路和可调节电源电路，
所述输入输出模块包括电源端和第一连接端，所述第一连接端与一个管脚
PAD相连，所述电源端与可调节电源电路的输出端相连；
所述电平检测电路的输入端与所述管脚PAD相连，其输出端与所述可调节
电源电路的输入端相连，所述电平检测电路用于检测另一芯片输出给所述管脚
PAD上的数据信号的高电平电压，并通过其输出端输出该管脚PAD的高电平电
压；
所述可调电源电路基于所述电平检测电路输出的高电平电压对其输出的电
源电压进行调整，以产生与该高电平电压一致的电源电压，并将该电源电压提
供给所述输入输出模块的电源端。
2.根据权利要求1所述的自适应输入输出电路，其特征在于，所述输入输
出模块还包括控制端、第二连接端、第三连接端、输入电路和输出电路，
所述控制端与控制信号OEN相连，所述输入输出模块基于该控制信号OEN
使所述输入电路工作或使所述输出电路工作；
所述第一连接端作为所述输入电路的输入端或者所述输出电路的输出端；
所述第二连接端作为所述输出电路的输入端，所述第三连接端作为所述输入电
路的输出端。
3.根据权利要求2所述的自适应输入输出电路，其特征在于，其位于第一
芯片中，所述管脚PAD为该第一芯片中的一个管脚，第一芯片的所述管脚PAD
与第二芯片的输入输出电路的管脚相连，
第一芯片中的所述输入输出模块的输入电路用于经所述管脚PAD接收所述
第二芯片的输入输出电路的输出电路输出的数据信号；第一芯片中的所述输入
输出模块的输出电路用于经所述管脚PAD向所述第二芯片的输入输出电路的输
入电路发送数据信号。
4.根据权利要求2所述的自适应输入输出电路，其特征在于，
所述输入电路包括PMOS晶体管MPB1和NMOS晶体管MNB1，PMOS晶
体管MPB1的源级接所述输入输出模块的电源端，PMOS晶体管MPB1的漏极
与NMOS晶体管MNB1的漏极相连，该连接节点作为所述输入电路的输出端，
PMOS晶体管MPB1的栅极与NMOS晶体管MNB1的栅极相连，该连接节点作

\t为所述输入电路的输入端，
所述输出电路PMOS晶体管MPA1、MPA2，以及NMOS晶体管MNA1、
MNA2，PMOS晶体管MPA1的源级接输入输出模块的电源端，漏级与PMOS
晶体管MPA2的源级相连，栅极与NMOS晶体管MNA1的栅极相连作为输出电
路的输入端；PMOS晶体管MPA2的漏极与NMOS晶体管MNA2的漏极相连，
并作为输出电...

【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：无锡中星微电子有限公司，
类型：发明
国别省市：江苏;32