【技术实现步骤摘要】
【国外来华专利技术】专利
本专利技术的领域一般涉及计算机处理器体系结构，更具体而言，涉及当执行时导致特定结果的指令。背景指令集，或指令集体系结构(ISA)是涉及编程的计算机体系结构的一部分，并可以包括本机数据类型、指令、寄存器体系结构、寻址模式、存储器体系结构、中断和异常处理以及外部输入和输出(I/O)。在本文中术语指令一般指宏指令——即被提供给处理器(或指令转换器，该指令转换器(例如使用静态二进制翻译、包括动态编译的动态二进制翻译)翻译、变形、仿真、或以其他方式将指令转换成要由处理器处理的一个或多个指令))以用于执行的指令——而不是微指令或微操作(micro-op)——它们是处理器的解码器解码宏指令的结果。ISA与微体系结构不同，微体系结构是实现指令集的处理器的内部设计。带有不同的微体系结构的处理器可以共享共同的指令集。例如，奔腾四(Pentium4)处理器、酷睿(CoreTM)处理器、以及来自加利福尼亚州桑尼威尔(Sunnyvale)的超微半导体有限公司(Advanced Micro Devices，Inc.)的诸多处理器实现几乎相同版本的x86指令集(在较新的版本中加入了一些扩展)，但具有不同的内部设计。例如，ISA的相同寄存器体系结构在不同的微体系结构中可使用已知的技术以不同方法来实现，包括专用物理寄存器、使用寄存器重命名机制(诸如，使用寄存器别名表RAT、重排序缓冲器ROB、以及隐退寄存器组；使用多映射和寄存器池...
【技术保护点】
一种在计算机处理器中响应于来自通用寄存器指令的单个掩码提取执行从通用寄存器进行掩码提取的方法，所述通用寄存器指令包括源通用寄存器操作数、目的地写掩码寄存器操作数、立即值、以及操作码，所述方法包括以下步骤：执行来自通用寄存器指令的所述掩码提取，以使用所述立即数中的一位或多位来选择所述源寄存器中的哪个数据元素将作为写掩码被写入到所述目的地写掩码寄存器；将所选数据元素存储到所述目的地写掩码寄存器中。
【技术特征摘要】
【国外来华专利技术】1.一种在计算机处理器中响应于来自通用寄存器指令的单个掩码提取执
行从通用寄存器进行掩码提取的方法，所述通用寄存器指令包括源通用寄存器
操作数、目的地写掩码寄存器操作数、立即值、以及操作码，所述方法包括以
下步骤：
执行来自通用寄存器指令的所述掩码提取，以使用所述立即数中的一位或
多位来选择所述源寄存器中的哪个数据元素将作为写掩码被写入到所述目的
地写掩码寄存器；
将所选数据元素存储到所述目的地写掩码寄存器中。
2.如权利要求1所述的方法，其特征在于，所选数据元素是所述通用寄存
器的16位字段。
3.如权利要求2所述的方法，其特征在于，所述通用寄存器是32位寄存
器，并且所述立即数的最低有效位被用于选择所述通用寄存器的所述数据元
素。
4.如权利要求2所述的方法，其特征在于，所述通用寄存器是64位寄存
器，并且所述立即数的两个最低有效位被用于选择所述通用寄存器的所述数据
元素。
5.如权利要求1所述的方法，其特征在于，所述立即数是8位值。
6.如权利要求1所述的方法，其特征在于，所述目的地写掩码寄存器是
16位寄存器。
7.如权利要求1所述的方法，其特征在于，所述目的地写掩码寄存器是
64位寄存器。
8.如权利要求7所述的方法，其特征在于，所选数据元素被存储在所述目
的地写掩码寄存器的最低有效位中。
9.一种制品，包括：
其上存储有指令的出现的有形机器可读存储介质，其中所述指令的格式指
定通用寄存器作为其源操作数并且指定单个写掩码寄存器作为其目的地，并且
其中所述指令格式包括操作码，所述操作码响应于所述单个指令的单次出现指
令机器来导致使用所述立即数的至少一位选择所述源寄存器中的哪个数据元
素将作为写掩码被写入到目的地写掩码寄存器，并且将所选数据元素存储到所
述目的地写掩码寄存器。
10.如权利...
【专利技术属性】
技术研发人员：B·L·托尔，R·凡伦天，J·考博尔圣阿德里安，M·J·查尼，E·乌尔德阿迈德瓦尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。