多阶存储器的操作方法技术

本发明专利技术公开了一种多阶存储器的操作方法，包括对存储器的控制栅极任一侧的衬底中的掺杂区施加低于标准读取电压的第一读取电压，以判断第一储存位置与第二储存位置的电平是否皆为最低电平。利用本发明专利技术，在可避免读取干扰对读取操作造成影响的情况下读取第一储存位置的电平。

【技术实现步骤摘要】

本专利技术是有关于一种存储器的操作方法，且特别是有关于一种多阶存储器的操作方法。
技术介绍
随着计算机的应用软件逐渐庞大，所需的存储器容量也就愈来愈大，因此用于储存1位或是2位的存储器元件已无法满足现今的需求。近年来，可储存多位数据的多阶存储器(Multi-Level Memory)已成为最具发展潜力的存储器元件。一般而言，在多阶存储器具有两个储存位置的情况下，当要判断一储存位置的电平时，通常会对邻近另一储存位置的掺杂区施加一标准读取电压。然而，当邻近施加有电压的掺杂区的储存位置未储存电荷时，亦即该储存位置的电平为最低电平时，施加标准读取电压后所产生的电流会导致严重的读取干扰(read disturbance)，进而影响读取电平的准确性。此外，在两个储存位置都未储存电荷时，亦即两个储存位置的电平皆为最低电平时，上述读取干扰的现象尤其严重。
技术实现思路
本专利技术提供一种多阶存储器的操作方法，其可避免因读取干扰而对读取操作造成影响。本专利技术的多阶存储器的操作方法适用于具有第一储存位置与第二储存位置的多阶存储器，其中该多阶存储器的多个电平对应到不同的电流值，且该多阶存储器包括衬底、控制栅极、位于衬底与控制栅极之间的电荷储存层，以及位于控制栅极两侧的衬底中的多个掺杂区。此多阶存储器的操作方法包括以下步骤。对控制栅极任一侧的掺杂区施加低于标准读取电压的较低读取电压，以判断第一储存位置与第二储存位置的电平是否皆为最低电平。在本专利技术的一实施例中，当第一储存位置与第二储存位置的电平皆非最低电平时，对邻近于第一储存位置的掺杂区施加一低于标准读取电压的第二读取电压，以判断第二储存位置的电平。在本专利技术的一实施例中，若上述第二储存位置的电平为最低电平，则对邻近于第二储存位置的掺杂区施加低于标准读取电压的第三读取电压，以判断第一储存位置的电平。在本专利技术的一实施例中，若上述第二储存位置的电平不为最低电平，则对邻近于第二储存位置的掺杂区施加标准读取电压，以判断第一储存位置的电平。在本专利技术的一实施例中，当对控制栅极任一侧的掺杂区施加较低读取电压且所读取到的电流值为最大时，判断第一储存位置与第二储存位置的电平皆为最低电平。在本专利技术的一实施例中，上述的第一读取电压为标准读取电压的1/2至2/3。在本专利技术的一实施例中，上述的第二读取电压为标准读取电压的1/2至2/3。在本专利技术的一实施例中，上述的第三读取电压为标准读取电压的1/2至2/3。在本专利技术的一实施例中，上述的标准读取电压为1.1V至1.8V。在本专利技术的一实施例中，上述的第一读取电压为0.5V至1.1V。在本专利技术的一实施例中，上述的第二读取电压为0.5V至1.1V。在本专利技术的一实施例中，上述的第三读取电压为0.5V至1.1V。基于上述，在本专利技术所提出的多阶存储器的操作方法中，先以低于一般常用的标准读取电压的读取电压来进行读取操作以排除第一储存位置与第二储存位置的电平皆为最低电平的情况，然后再同样以低于一般常用的标准读取电压的读取电压判断第二储存位置的电平，并针对该电平调整第一储存位置的读取电压，以在可避免读取干扰对读取操作造成影响的情况下读取第一储存位置的电平。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1是本专利技术的一实施例的多阶存储器的示意图。图2是本专利技术一实施例的多阶存储器的操作流程图。图3A至图3D分别是于图2的不同操作步骤中的多阶存储器的示意图。【符号说明】100：多阶存储器102：衬底104：底氧化层106：氮化硅层108：顶氧化层110：控制栅极112、114：掺杂区120：电荷储存层P1、P2：储存位置S200、S300、S400、S500：步骤具体实施方式本专利技术提出一种多阶存储器的操作方法，可以避免因读取干扰而对读取操作造成影响。所述操作方法适用于具有两个储存位置的多阶存储器，其详细说明如下。图1是本专利技术的一实施例的多阶存储器的示意图。请参照图1，多阶存储器100包括衬底102、位于衬底102上的底氧化层104、位于底氧化层104上的作为电荷补陷层的氮化硅层106、位于氮化硅层106上的顶氧化层108、位于顶氧化层108上的控制栅极110以及位在控制栅极110二侧的衬底102中的掺杂区112、114。掺杂区112、114可分别作为多阶存储器100的源极区或汲极区。在本实施例中，多阶存储器100的底氧化层104、氮化硅层106以及顶氧化层108组成电荷储存层120。另外，多阶存储器100具有位在电荷储存层120中的第一储存位置P1及第二储存位置P2。此外，多阶存储器100的多个电平对应到不同的电流值。以下，根据实施例详细说明本专利技术的多阶存储器的操作方法。图2是本专利技术一实施例的多阶存储器的操作流程图。图3A至图3D分别是于图2的不同操作步骤中的多阶存储器的示意图。特别一提的是，本实施例的操作方法是用以读取第一储存位置P1的电平。但是，本专利技术并不限于此。在其他实施例中，本专利技术的操作方法也可用以读取第二储存位置P2的电平。在本文中，术语「最低电平」定义为储存位置中未储存电荷时的电平。术语「标准读取电压」定义为在二个储存位置的电平皆为最低电平的情况下，所产生的电流会导致读取干扰的电压。首先，请同时参照图2及图3A，进行步骤S200，以判断第一储存位置P1与第二储存位置P2的电平是否皆为最低电平。此步骤S200包括对衬底102施加0V，对控制栅极110施加栅极电压Vg，对掺杂区112施加低于标准读取电压Vd1的第一读取电压Vd2以及对掺杂区114施加0V。如此一来，即可通过读取到的电流值判断第一储存位置P1与第二储存位置P2的电平是否皆为最低电平。详细而言，由于当第一储存位置P1与第二储存位置P2皆未储存电荷时，在施加读取电压之后可得到最大的电流值。因此，在步骤S200中，当读取到的电流值为最大时，则可判断第一储存位置P1与第二储存位置P2皆未储存电荷，即第一储存位置P1与第二储存位置P2的电平皆为最低电平。相反地，若读取到的电流值不是最大时，可判断第一储存位置P1与第二储存位置P2的电平不同时为最低电平，则继续进行步骤S300。另外，在步骤S200中，透本文档来自技高网...

【技术保护点】
一种多阶存储器的操作方法，适用于具有一第一储存位置与一第二储存位置的一多阶存储器，其中该多阶存储器的多个电平对应到不同的电流值，该多阶存储器包括一衬底、一控制栅极、位于该衬底与该控制栅极之间的一电荷储存层以及位于该控制栅极两侧的该衬底中的多个掺杂区，该多阶存储器的操作方法包括：对该控制栅极任一侧的该衬底中的该掺杂区施加低于一标准读取电压的一第一读取电压，以判断该第一储存位置与该第二储存位置的电平是否皆为一最低电平。

【技术特征摘要】
1.一种多阶存储器的操作方法，适用于具有一第一储存位置与一第
二储存位置的一多阶存储器，其中该多阶存储器的多个电平对应到不同的
电流值，该多阶存储器包括一衬底、一控制栅极、位于该衬底与该控制栅
极之间的一电荷储存层以及位于该控制栅极两侧的该衬底中的多个掺杂
区，该多阶存储器的操作方法包括：
对该控制栅极任一侧的该衬底中的该掺杂区施加低于一标准读取电
压的一第一读取电压，以判断该第一储存位置与该第二储存位置的电平是
否皆为一最低电平。
2.根据权利要求1所述的多阶存储器的操作方法，当该第一储存位
置与该第二储存位置的电平皆非该最低电平时，对邻近于该第一储存位置
的该掺杂区施加一低于该标准读取电压的一第二读取电压，以判断该第二
储存位置的电平。
3.根据权利要求2所述的多阶存储器的操作方法，若该第二储存位
置的电平为该最低电平，则对邻近于该第二储存位置的该掺杂区施加低于
该标准读取电压的一第三读取电压，以判断该第一储存位置的电平。
4.根据权利要求2所述的多阶存储器的操作方法，若该第二储存位
置的电平不为该最低电平，则对邻近于该第二储存位置的该...

【专利技术属性】
技术研发人员：吴冠纬，张耀文，杨怡箴，卢道政，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71