通过执行替代生长制程形成FINFET半导体装置的替代鳍片的方法制造方法及图纸

本发明专利技术揭露通过执行替代生长制程形成FINFET半导体装置的替代鳍片的方法。在一实施例中，稳定替代鳍片所生长至的高度大于该替代鳍片材料的无约束稳定临界厚度且该稳定替代鳍片遍及其整个高度具有104缺陷/厘米2或更低的缺陷密度。在另一实施例中，亚稳定替代鳍片所生长至的高度大于该替代鳍片材料的无约束亚稳定临界厚度且该亚稳定替代鳍片遍及其整个高度的至少90％具有105缺陷/厘米2或更低的缺陷密度。

【技术实现步骤摘要】

本专利技术通常涉及FET(场效应晶体管)半导体装置的制造，尤其涉及用以形成FinFET(鳍式场效应晶体管)半导体装置的基本无缺陷的替代鳍片的各种替代生长方法。
技术介绍
制造例如CPU(中央处理单元)、储存装置、ASIC(application specific integrated circuits；专用集成电路)等先进集成电路需要依据特定的电路布局在给定的芯片面积上形成大量电路元件，其中，金属氧化物场效应晶体管(MOSFET或FET)代表一种重要类型的电路元件，其基本确定集成电路的性能。传统的场效应晶体管为平面装置，通常包括源区(source region)、漏区(drain region)、位于该源区与该漏区之间的沟道区(channel region)以及位于该沟道区上方的栅极电极(gate electrode)。通过控制施加于该栅极电极的电压来控制流过该场效应晶体管的电流。例如，对于NMOS装置，如果没有电压施加于栅极电极，则没有电流流过该NMOS装置(忽略不想要的漏电流，该漏电流较小)。但是，当在栅极电极上施加适当的正电压时，该NMOS装置的沟道区变为导电，从而允许电流经该导电沟道区在源区与漏区之间流动。为提升场效应晶体管的操作速度并增加集成电路装置上的场效应晶体管的密度，多年来，装置设计人员已大幅降低了场效应晶体管的物理尺寸。更具体而言，场效应晶体管的沟道长度已被显着缩小，从而提升了场效应晶体管的开关速度并降低了场效应晶体管的操作电流及电压。不过，缩小场效应晶体管的沟道长度也降低了源区与漏区之间的距离。在一些情况下，这样缩小源区与漏区之间的隔离使有效抑制源区与沟道的电位不受漏区的电位的不利影响变得困难。这有时被称作短沟道效应，其中，作为主动开关的场效应晶体管的特性劣化。与平面场效应晶体管相比，3D装置例如FinFET装置为三维结构。图1A显示形成于半导体衬底B上方的示例现有技术FinFET半导体装置A的立体图。装置A包括三个示例鳍片(fin)C、栅极结构D、侧间隙壁E以及栅极覆盖层F。栅极结构D通常由绝缘材料层(未图示)，例如高k绝缘材料层，以及充当装置A的栅极电极的一个或多个导电材料层组成。在该示例中，鳍片C由衬底鳍片部分C1以及替代鳍片材料部分C2组成。衬底鳍片部分C1可由硅制成，也就是与衬底相同的材料，而替代鳍片材料部分C2可由与衬底材料不同的材料制成，例如硅锗。鳍片C具有三维配置：高度H、宽度W以及轴向长度L。轴向长度L与装置A操作时在装置A中的电流行进的方向对应。由栅极结构D覆盖的鳍片C的部分是FinFET装置A的沟道区。在传统的流程中，通过执行一个或多个外延生长制程可增加位于间隙壁E的外部(也就是装置A的源/漏区中)的鳍片C的部分的尺寸甚至将其合并在一起(图1A中未图示)。增加装置A的源/漏区中的鳍片C的尺寸或对其合并的制程经执行以降低源/漏区的电阻和/或更易于建立与源漏区的电性接触。在FinFET装置A中，栅极结构D包围鳍片C的全部或部分的两侧及上表面以形成三栅极结构，从而使用具有三维结构而非平面结构的沟道。在一些情况下，在鳍片C的顶部设置绝缘覆盖层，例如氮化硅，且该FinFET装置仅有双栅极结构(仅侧壁)。与平面场效应晶体管不同，在FinFET装置中，沟道垂直于半导体衬底的表面形成，以缩小该半导体装置的物理尺寸。另外，在FinFET中，装置的漏区的结电容大大降低，这往往显着降短沟道效应。当在FinFET装置的栅极电极上施加适当的电压时，鳍片C的表面(以及接近该表面的内部)，也就是鳍片中垂直取向侧壁以及顶部上表面，形成有助于电流传导的表面反型层或体反型层。在FinFET装置中，“沟道-宽度”经估计约为两倍的垂直的鳍片-高度加上鳍片的顶部表面的宽度(也就是鳍片宽度)。在与平面晶体管装置的占用面积(footprint)相同的占用面积中可形成多个鳍片。因此，对于给定的制图空间(plot space)(或占用面积(foot-print))，与平面晶体管装置相比，FinFET装置往往能够产生显着更高的驱动电流密度。另外，由于FinFET装置上的“鳍形(fin)”沟道的优越栅极静电控制，因此与平面场效应晶体管的漏电流相比，在装置“关闭”以后，FinFET装置的漏电流显着降低。总之，与平面场效应晶体管的结构相比，FinFET装置的三维结构是优越的MOSFET结构，尤其是在20纳米及20纳米以下的CMOS技术节点中。装置制造商在不断地被迫生产相对前一代装置具有更高性能及更低生产成本的集成电路产品。这样，装置设计人员花费大量的时间和精力来最大化装置性能，同时寻求降低制造成本并提升制造可靠性的途径。在三维装置方面，装置设计人员已经花费了很多年并采用各种技术以努力提升此类装置的性能及可靠性。目前，装置设计人员正在研究使用替代半导体材料例如III-V材料来制造FinFET装置，以试图增强此类装置的性能，例如支持低电压操作。不过，在硅衬底(行业中使用的主要衬底)上集成此类替代材料并不是一件容易的事情，特别是由于此类替代材料与硅之间的晶格常数(lattice constant)的很大差异。也就是说，参照图1A，鳍片C的替代鳍片材料部分C2的晶格常数可能大于鳍片C的衬底鳍片部分C1的晶格常数。由于晶格常数的这种不匹配(mismatch)，可能在替代鳍片材料部分C2中形成或创建无法接受的大量缺陷。这里及所附权利要求中所说的“缺陷(defect)”是指鳍片C的替代鳍片材料部分C2的结晶结构中的失配位错(misfit discloation)。关于在彼此上面形成此类晶格常数不匹配的材料，有一个通常被称为材料的“临界厚度”的概念。术语“临界厚度”通常指材料处于三个状态中的其中一个，也就是“稳定(stable)”、“亚稳定(metastable)”或“伴随缺陷的松弛(relaxed-with-defects)”状态。这三个状态通常也反映材料上的的应变的状态。也就是说，稳定材料处于完全应变状态(fully-strained condition)，在该材料的至少一结晶平面中100％应变；伴随缺陷的松弛材料是在所有的结晶平面中都具有零应变的材料；以及亚稳定材料所应变的程度是在该亚稳定材料的至少一结晶平面中处于零应变以上但小于100％应变。一般来说，与完全松弛(fully relaxed)、无应变(unstrained)的材本文档来自技高网...

【技术保护点】
一种方法，包括：在位于由第一半导体材料组成的衬底上方的绝缘材料层中形成沟槽，该沟槽暴露该衬底的表面，该沟槽在该沟槽的底部具有小于或等于20纳米的宽度以及60纳米或更小的深度；以及执行外延沉积制程，以在该衬底暴露的该表面上方形成稳定的替代鳍片材料，其中，该替代鳍片具有60纳米或更小的高度且其沿与该替代鳍片的轴向长度方向对应的结晶平面完全应变，以及其中，该替代鳍片由与该第一半导体材料不同的第二半导体材料组成。

【技术特征摘要】
2013.07.17 US 13/944,2001.一种方法，包括：
在位于由第一半导体材料组成的衬底上方的绝缘材料层中形成沟
槽，该沟槽暴露该衬底的表面，该沟槽在该沟槽的底部具有小于或等
于20纳米的宽度以及60纳米或更小的深度；以及
执行外延沉积制程，以在该衬底暴露的该表面上方形成稳定的替
代鳍片材料，其中，该替代鳍片具有60纳米或更小的高度且其沿与该
替代鳍片的轴向长度方向对应的结晶平面完全应变，以及其中，该替
代鳍片由与该第一半导体材料不同的第二半导体材料组成。
2.如权利要求1所述的方法，其中，该替代鳍片材料遍及其整个
高度具有104缺陷/厘米2或更低的缺陷密度。
3.如权利要求1所述的方法，其中，该替代鳍片的该高度大于该
第二半导体材料的无约束稳定临界厚度。
4.如权利要求1所述的方法，其中，该替代鳍片具有锥形侧壁。
5.如权利要求1所述的方法，其中，该替代鳍片在与该替代鳍片
的高度方向及横向宽度方向对应的方向基本无应变。
6.如权利要求1所述的方法，其中，该第一半导体材料由硅组成，
该第二半导体材料由硅锗、锗、III-V材料、II-VI材料的其中一种或
其组合组成。
7.如权利要求1所述的方法，其中，该替代鳍片材料与该衬底之
间的界面基本无缺陷。
8.一种形成FinFET装置的方法，包括：
在由第一半导体材料组成的衬底上方形成图案化蚀刻掩膜；
通过该图案化蚀刻掩膜执行第一蚀刻制程，以定义多个相互隔开
的沟槽，该些沟槽定义衬底鳍片；
在该些沟槽中形成绝缘材料层，该绝缘材料层过填充该些沟槽以
及该图案化蚀刻掩膜；
在该绝缘材料层上执行平坦化制程，以暴露位于该衬底鳍片上方
的该图案化蚀刻掩膜；
执行至少一第二蚀刻制程，以移除位于该衬底鳍片上方的该图案
化蚀刻掩膜，从而定义暴露该衬底鳍片的上表面的衬底鳍片开口，该
衬底鳍片开口在该沟槽的底部具有小于或等于20纳米的宽度以及小于
或等于60纳米的深度；以及
执行外延沉积制程，以在该衬底鳍片开口内的该衬底鳍片上形成
稳定的替代鳍片，其中，该替代鳍片具有60纳米或更小的高度且其沿
与该替代鳍片的轴向长度方向对应的结晶平面完全应变，以及其中，
该替代鳍片由与该第一半导体材料不同的第二半导体材料组成。
9.如权利要求8所述的方法，其中，该替代鳍片的该高度大于该
第二半导体材料的无约束稳定临界厚度。
10.如权利要求8所述的方法，其中，该替代鳍片与该衬底鳍片之
间的界面基本无缺陷。
11.如权利要求8所述的方法，其中，该替代鳍片遍及其整个高度
具有104缺陷/厘米2或更低的缺陷密度。
12.一种方法，包括：
在位于由第一半导体材料组成的衬底上方的绝缘材料层中形成沟
槽，该沟槽暴露该衬底的表面，该沟槽在该沟槽的底部具有小于或等
于20纳米的宽度；以及
执行外延沉积制程，以在该衬底暴露的该表面上形成稳定的替代
鳍片材料，其中，该替代鳍片由与该第一半导体材料不同的第二半导
体材料组成，以及其中，该替代鳍片所具有的高度大于该第二半导体

\t材料的无约束稳定临界厚度，以及其中，该替代鳍片遍及其整个高度
具有104缺陷/厘米2或更低的缺陷密度。
13.如权利要求12所述的方法，其中，该替代鳍片材料与该衬底...

【专利技术属性】
技术研发人员：A·P·雅各布，M·K·阿卡尔瓦尔达，J·弗伦海泽，W·P·马斯扎拉，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY