用于存储器设备的上电检测系统技术方案

公开了一种用于存储器设备的上电检测方法和一种存储器设备。在第一阶段，从存储器设备的存储器阵列的只读存储器(ROM)行读取测试字，并且将测试字与预定ROM行数据比较。如果测试字与预定ROM行数据匹配，则可以进行第二阶段。在第二阶段，在第一时间从存储器阵列的用户编程行读取第一用户数据。在不同于第一时间的第二时间从存储器阵列的用户编程行读取第二用户数据。将第一用户数据与第二用户数据比较。在第一用户数据与第二用户数据匹配时，确定对存储器设备的上电成功。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及非易失性存储器。更特别地，本专利技术涉及验证非易失性存储器中的上电完成。
技术介绍
反熔丝存储器是其中能够用数据对设备进行一次永久编程(电气上)的一种类型的一次性可编程(OTP)存储器。该数据由终端用户来编程用于特定应用。有若干种可以使用的OTP存储器单元。由于任何数据都可以被编程，所以OTP存储器向用户提供平稳的灵活性。反熔丝存储器可以用在其中期望向系统提供预编程信息的所有一次性可编程应用中，信息在这些应用中无法修改。一个示例应用包括射频识别(RFID)标签。RFID标签应用在工业中，尤其在例如销售、安保、运输、物流以及军事应用中获得更多认可。简单性和全CMOS兼容性反熔丝存储器使得RFID标签概念能够应用于集成电路制造和测试工艺。图1是图示了反熔丝存储器单元的基本概念的电路图，而图2和图3分别示出了图1示出的反熔丝存储器单元的平面图和横截面图。图1的存储器单元包括用于将位线BL耦接至反熔丝设备12的底板的传输晶体管或存取晶体管10。字线WL耦接至存取晶体管10的栅极以将其导通，并且单元板电压Vcp耦接至反熔丝设备12的顶板以对反熔丝设备12编程。从图2和图3可知，存取晶体管10和反熔丝设备12的布局非常直观和简单。存取晶体管10的栅极14和反熔丝设备12的顶板16由多晶硅的同一层构造，栅极14和顶板16延伸跨过有源区18。在每个多晶硅层下方的有源区18中形成有薄栅氧化层20，其还已知为栅绝缘层，用于将多晶硅与下方的有源区电气隔离。栅极14的两侧分别是扩散区22和扩散区24，扩散区24耦接至位线。尽管未示出，但本领域技术人员可以理解，可以应用标准互补金属氧化层半导体(CMOS)处理，诸如侧壁间隔形成、轻掺杂扩散(LDD)以及扩散和栅极硅化。虽然广泛使用经典的单晶体管和电容单元配置，然而由于可以获得用于高密度应用的半导体阵列区域节省，仅晶体管反熔丝单元也是理想的。这样的仅晶体管反熔丝必须是可靠的，同时对于以低成本CMOS工艺进行制造而言是简单的。大部分系统需要一段时间以上电从而保证施加给系统部件的电压达到足以保证其正常操作的稳定电平。本领域存在许多公知的用于检测达到预定电平的电压电源的电路。然而，由于变量诸如操作温度，对达到预定电平的电源电压的简单检测可能不足以用于保证设备可以正常操作。因此，期望提供一种可靠地确认OTP存储器已经完成上电并且从而能够如期望地起作用的上电检测系统和方法。
技术实现思路
本文中通过所描述的本专利技术的实施方式来解决以上问题。下面在用于存储器设备的上电检测方法中实施本专利技术。从存储器设备的存储器阵列的只读存储器(ROM)行读取测试字。将测试字与预定ROM行数据比较。如果测试字与预定ROM行数据匹配，则执行下列步骤。在第一时间从存储器阵列的用户编程行读取第一用户数据。在不同于第一时间的第二时间从存储器阵列的用户编程行读取第二用户数据。将第一用户数据与第二用户数据比较。在第一用户数据与第二用户数据匹配时，检测到对存储器设备的上电。还在存储器设备中实施本专利技术，存储器设备包括：存储器阵列、至少一个数据寄存器、用于从存储器阵列向至少一个数据寄存器中读取数据的耦接至至少一个数据寄存器的列解码器和位线感测放大器块、耦接至至少一个数据寄存器的比较器、以及控制逻辑。控制逻辑操作以：通过列解码器和位线感测放大器从存储器阵列的只读存储器(ROM)行向至少一个数据寄存器中读取测试字。控制逻辑还操作以通过比较器将测试字与预定ROM行数据比较。控制逻辑还操作以在测试字与预定ROM行数据匹配的情况下：在第一时间通过列解码器和位线感测放大器块从存储器阵列的用户编程行向至少一个数据寄存器中读取第一用户数据；在第二时间通过列解码器和位线感测放大器块从存储器阵列的用户编程行向所述至少一个数据寄存器中读取第二用户数据；通过比较器块将第一用户数据与第二用户数据比较；以及如果第一用户数据与第二用户数据匹配，则使能存储器设备的正常操作。控制逻辑还操作以在确定测试字与预定ROM行之间的比特失配的情况下，或者在确定第一用户字与第二用户字之间的比特失配的情况下，在预定的等待时间之后重复上电检测。此外，下面描述变型和实施方式。附图说明现在将仅借助于示例参考附图来描述本专利技术的实施方式，其中：图1是反熔丝存储器单元的电路图；图2是图1的反熔丝存储器单元的平面布局；图3是图2的反熔丝存储器单元沿线x-x的横截面图；图4a是可变厚度栅氧化层反熔丝晶体管的横截面图；图4b是图4a的可变厚度栅氧化层反熔丝晶体管的平面布局；图5是图4a的反熔丝晶体管在编程状态下的示意图；图6是图4a的编程反熔丝晶体管的示意图；图7是图4a的编程反熔丝晶体管在读取状态下的示意图；图8是具有数据寄存器的非易失性存储器设备的框图；图9是根据本实施方式的连接至逐位比较器的数据寄存器的框图；图10是示出了根据本实施方式的连接至逐位比较器的数据寄存器对的框图；图11是图9中的逐位比较器的一个实施方式的示意图；图12是图10中的逐位比较器的一个实施方式的示意图；图13A、图13B以及图13C是根据本实施方式的使用多个数据寄存器的上电测试方法的流程图；图14A、图14B以及图14C是根据本实施方式的使用单个数据寄存器的替选上电检测方法的流程图；以及图15是根据本实施方式的一般方法上电检测方法的流程图。具体实施方式通常，本实施方式涉及一种用于确定存储器设备何时完成上电循环的系统和方法。尽管下面描述的实施方式涉及非易失性存储器设备，尤其涉及其中存储器单元为反熔丝型的OTP存储器设备，然而可以理解的是，该系统和方法适用于任何背景和任何不同类型的存储器，其中该不同类型的存储器也具有非易失性存储器的下述特性：该特性有原因地与该系统和方法的功能性和期望结果有关。还可以理解的是，尽管本文描述的实施方式涉及专用存储器设备，然而，所描述的存储器阵列可以替代地用具有嵌入式存储器的系统级芯片(SoC)来实现，或者可以替选地用具有任意适合数量的宏的存储器宏配置来实现。根据某些实施方式，向存储器设备施加电源开始了上电时序的第一阶段，其中，读取存储器阵列——存储器设备包括存储器阵列——的预编程只读存储器(ROM)数据并且将其与对应的预定比特数据比较。在一个实施方式中，对应的预定比特数据是硬连线和预先配置的。如果读取的预本文档来自技高网...

【技术保护点】
一种用于存储器设备的上电检测方法，所述方法包括：a)从所述存储器设备的存储器阵列的只读存储器(ROM)行读取测试字；b)将所述测试字与预定ROM行数据比较；c)如果所述测试字与所述预定ROM行数据匹配，则：c.1)在第一时间从所述存储器阵列的用户编程行读取第一用户数据；c.2)在不同于所述第一时间的第二时间从所述存储器阵列的所述用户编程行读取第二用户数据；以及c.3)将所述第一用户数据与所述第二用户数据比较，其中，在所述第一用户数据与所述第二用户数据匹配时，检测到对所述存储器设备的上电。

【技术特征摘要】
【国外来华专利技术】2012.05.16 US 61/647,8261.一种用于存储器设备的上电检测方法，所述方法包括：
a)从所述存储器设备的存储器阵列的只读存储器(ROM)行读取测
试字；
b)将所述测试字与预定ROM行数据比较；
c)如果所述测试字与所述预定ROM行数据匹配，则：
c.1)在第一时间从所述存储器阵列的用户编程行读取第一用户
数据；
c.2)在不同于所述第一时间的第二时间从所述存储器阵列的所
述用户编程行读取第二用户数据；以及
c.3)将所述第一用户数据与所述第二用户数据比较，
其中，在所述第一用户数据与所述第二用户数据匹配时，检测到对所
述存储器设备的上电。
2.根据权利要求1所述的上电检测方法，还包括：
d)如果所述测试字的至少一个比特与所述预定ROM行数据的对应
比特失配，则：
d.1)等待预定的等待时间；以及
d.2)重复a)至d)。
3.根据权利要求1所述的上电检测方法，还包括：
c.4)如果所述第一用户数据的至少一个比特与所述第二用户数据的
对应比特失配，则：
c.4.1)等待预定的等待时间；以及
c.4.2)重复a)至c)。
4.根据权利要求1所述的上电检测方法，还包括:
c.4)如果所述第一用户数据与所述第二用户数据匹配，则使能所述存
储器设备的正常操作。
5.根据权利要求1所述的上电检测方法，其中，所述用户编程行包
括一次性编程(OTP)存储器单元，所述第一用户数据包括第一OTP数

\t据，并且所述第二用户数据包括第二OTP数据。
6.根据权利要求1所述的上电检测方法，其中，a)包括从所述ROM
行向寄存器中读取所述测试字，并且其中，所述预定ROM行数据在多个
比较器中被预先配置，其中，b)包括通过所述多个比较器将所述测试字
与所述预定ROM行数据比较。
7.根据权利要求6所述的上电检测方法，其中，所述测试字是第一
测试字，所述ROM行是第一ROM行，所述预定ROM行数据是第一预
定ROM行数据，并且所述多个比较器还预先配置有第二预定ROM行数
据，所述方法还包括：
c.0.1)从所述存储器设备的所述存储器阵列的第二只读存储器
(ROM)行读取第二测试字；
c.0.2)通过所述多个比较器将所述第二测试字与所述第二预定ROM
行数据比较；以及
c.0.3)仅当所述第二测试字与所述第二预定ROM行数据匹配时，执
行c.1)至c.3)。
8.根据权利要求7所述的上电检测方法，其中，所述第二ROM行
是所述第一ROM行，并且所述第二预定ROM行数据是所述第一预定
ROM行数据。
9.根据权利要求1所述的上电检测方法，还包括：
c.1.1)从所述存储器阵列的不同的用户编程行读取虚拟用户数据。
10.根据权利要求1所述的上电检测方法，其中，c.1)包括向数据寄
存器的主锁存器中读取所述第一用户数据，所述方法还包括c.1.1)将所述
第一用户数据移位至所述数据寄存器的从锁存器中，并且其中，c.2)包括
向所述数据寄存器的所述主锁存器中读取所述第二用户数据，以及c.3)
包括将所述从锁存器中的所述第一用户数据与所述主锁存器中的所述第
二用户数据比较。
11.根据权利要求1所述的上电检测方法，其中，所述测试字是第一
测试字，并且所述ROM行是第一ROM行，所述方法还包括：
a.1)从所述存储器设备的所述存储器阵列的第二ROM行读取第二
测试字，所述第二测试字通过预定义的逻辑运算或数学运算与所述第一测
试字相关；
a.2)基于所述预定义的逻辑运算或数学运算来变换所述第二测试字
由此产生经变换的测试字，其中，所述预定ROM行数据是所述经变换的
测试字。
12.根据权利要求11所述的上电检测方法，
其中，a)包括向寄存器的主锁存器中读取所述第一测试字；
所述方法还包括：
a.0.1)将所述第一测试字移位至所述寄存器的从锁存器中；
其中，a.1)包括向所述寄存器的所述主锁存器中读取所述第二测试
字；
其中，c.1)包括向所述寄存器的所述主锁存器中读取所述第一用户数
据；
所述方法还包括：
c.1.1)将所述第一用户数据移位至所述寄存器的所述从锁存器
中；以及
其中，c.2)包括向所述寄存器的所述主锁存器中读取所述第二用户数
据。
13.根据权利要求11所述的上电检测方法，其中，所述预定义的数
学运算或逻辑运算是对所述第二测试字中的预定比特位置进行的比特移
位或者至少...

【专利技术属性】
技术研发人员：史蒂文·史密斯，
申请(专利权)人：赛登斯公司，
类型：发明
国别省市：加拿大;CA